Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры – G11C 19/00

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности, в фотоприемниках на микроболометрах. Техническим результатом является обеспечение возможности двунаправленной передачи информации и минимизация занимаемой площади кристалла БИС. Устройство содержит ячейки, каждая из которых состоит из двух коммутирующих и информационного p-МОП транзисторов, p-МОП транзисторов управления нагрузкой, нагрузочного p-МОП транзистора, варактора, тактовых шин, шины нулевого потенциала, а также двух дополнительных p-МОП транзисторов управления нагрузкой в нечетной ячейке или второго варактора в четной ячейке. 3 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении реверсивности сдвига информации внутри сдвигового регистра. Сдвиговый регистр содержит ячейки, каждая из которых состоит из трех n-МОП транзисторов, двух емкостей, двух шин тактового питания, шины нулевого потенциала и их связей, причем в каждую ячейку дополнительно введены третья шина тактового питания, второй коммутирующий и второй нагрузочный n-МОП транзисторы, а также их связи. 2 ил.

Изобретения относятся к вычислительной технике и могут быть использованы в устройствах отображения. Техническим результатом является уменьшение размеров устройства. Триггер содержит первый (p-типа), второй (n-типа), третий (p-типа) и четвертый (p-типа) транзисторы; входные клеммы; первую и вторую выходные клеммы, первый и второй транзисторы составляют первую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, третий и четвертый транзисторы составляют вторую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, первая выходная клемма соединена с затворной стороной первой КМОП-схемы и стоковой стороной второй КМОП-схемы, вторая выходная клемма соединена с затворной стороной второй КМОП-схемы и стоковой стороной первой КМОП-схемы, по меньшей мере, один входной транзистор, включенный в группу указанных транзисторов с первого по четвертый, исток входного транзистора соединен с одной из входных клемм. 9 н. и 30 з.п. ф-лы, 75 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в подавлении шумов каждого вывода разряда без увеличения размера схемы. Сдвиговый регистр содержит одну или более схем каскадного соединения, в каждой из которых разряды соединены друг с другом каскадом с обеспечением возможности передачи импульса сдвига, причем по меньшей мере одна из указанных одной или более схем каскадного соединения содержит в числе своих разрядов группу последовательных разрядов, а каждый разряд группы последовательных разрядов содержит первый выходной транзистор, второй выходной транзистор, первый конденсатор, второй конденсатор, входной вентиль, первый переключающий элемент, второй переключающий элемент, третий переключающий элемент, четвертый переключающий элемент и пятый переключающий элемент. 3 н. и 8 з.п. ф-лы, 16 ил.

Изобретения относятся к сдвиговому регистру и могут быть использованы в схеме возбуждения устройства отображения активного матричного типа. Техническим результатом является улучшение качества изображения за счет исключения перекрестной помехи. Сдвиговый регистр, содержащий множество бистабильных схем, имеющих первое состояние и второе состояние и последовательно присоединенных друг к другу, при этом множество бистабильных схем последовательно помещаются в первое состояние на основании двухфазных тактовых сигналов, включающих в себя первый и второй тактовые сигналы, при этом первый и второй тактовые сигналы подаются из внешнего источника каждой бистабильной схемы и периодически повторяют высокоуровневый потенциал и низкоуровневый потенциал, при этом каждая бистабильная схема включает в себя выходной вывод, который выдает сигнал состояния, шесть тонкопленочных транзисторов. 4 н. и 9 з.п. ф-лы, 17 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении надежности и помехоустойчивости электроприводов с цифровым управлением за счет повышения достоверности функционирования устройств, содержащих ячейки памяти. Резервированный регистр, содержащий ячейки памяти информационных сигналов Ra, с которых по сигналам с шины управления данные поступают в блок коррекции, причем в регистр введены ячейки памяти контрольных сигналов Rx и блоки исправления ошибок, входы которых соединены с блоком коррекции и с элементами ячеек памяти Rx, Ra, при этом выходы блоков исправления ошибок контрольной части X'(x ₁', x₂', x₃') и информационной части A'(a₁' a_m') соединены с элементами ячеек памяти Rx, Ra соответственно и являются выходами регистра. 6 ил.

Изобретение относится к возбуждающей схеме линий сигналов сканирования дисплейного устройства. Техническим результатом является ограничение возникновения сдвига порогового напряжения транзистора, при сбросе напряжения линии затвора. Для этого реализовано дисплейное устройство, содержащее панель с активной матрицей, первую возбуждающую схему линий сигналов сканирования и вторую возбуждающую схему линий сигналов сканирования. При этом первая и вторая схемы содержат, соответственно, первый и второй сдвиговые регистры. Причем сдвиговые регистры содержат каскады. Каждый каскад первого и второго сдвиговых регистров выводит импульс (Qn-1) сканирования посредством передачи тактового импульса синхросигнала, подаваемого через первый входной контактный вывод синхросигнала. Первый транзистор (Tr2) предоставляется, чтобы подключать и отключать линию сигналов сканирования, соответствующую отдельному каскаду, к и от источника питания с низким уровнем мощности импульса сканирования, и первый транзистор имеет затвор, который принимает синхросигнал, подаваемый через второй входной контактный вывод синхросигнала. Два синхросигнала, подаваемые в первый сдвиговый регистр, и два синхросигнала, подаваемые во второй сдвиговый регистр, отличаются друг от друга распределением времени их тактовых импульсов. 6 н. и 12 з.п. ф-лы. 14 ил.

Изобретение относится к области цифровой техники и может быть использовано при записи разноскоростных цифровых потоков на носители информации и последующем считывании на скорости, требуемой для последующей обработки. Техническим результатом изобретения является повышение надежности и упрощение процедуры обработки разноскоростных цифровых потоков. Предложен легко реализуемый способ записи и воспроизведения разноскоростных цифровых потоков на носители информации, базирующейся на квантовании цифрового потока по теореме Котельникова на скорости, вдвое большей скорости самого высокоскоростного записываемого цифрового потока, последующем восстановлении информации цифровых потоков и направлении их на дальнейшую обработку на соответствующей скорости. 2 ил.

Устройство относится к области кодирования информации и может быть использовано в вычислительной технике, системах коммуникации и защиты информации от несанкционированного доступа. Техническим результатом является обеспечение возможности высокоскоростного циклического сдвига информации на m позиций за один такт внешнего генератора тактовой частоты. Устройство управляемого циклического сдвига содержит n входов данных, n выходов данных, m log₂n битовых входов управляющего кода и входа тактовых импульсов, входного регистра данных с n входами данных, образующими входы данных устройства, входом тактовых импульсов электрически соединенным с входом тактовых импульсов устройства, при этом входной регистр n выходами данных электрически соединен с входами коммутационной матрицы, образованной переключателями, расположенными по n линиям и m уровням и имеющими битовый вход управляющего сигнала, первый и второй входы данных и выход данных. 3 ил.

Изобретение относится к регистровым файлам, в частности к способам и системам для предоставления энергетически эффективных регистровых файлов. Техническим результатом является предотвращение недостоверных операций считывания. Файловый регистр содержит множество регистров, каждый из которых содержит множество ячеек памяти, при этом первая ячейка из множества ячеек памяти регистра сконфигурирована для хранения сигнала готовности, состояние которого указывает, достоверны ли хранящиеся в регистре данные, а остальные ячейки из множества ячеек регистра сконфигурированы для хранения данных в регистре; и декодер, сконфигурированный для приема адреса целевого регистра, выбранного из множества регистров, причем декодер в ответ на сигнал готовности, сохраненный в первой ячейке памяти целевого регистра, избирательно отклоняет вывод данных с целевого регистра, когда состояние сигнала готовности, сохраненного в первой ячейке памяти целевого регистра, указывает, что данные в регистре недействительны, и разрешает выводить данные целевого регистра, когда состояние сигнала готовности, сохраненного в первой ячейке памяти целевого регистра, указывает, что данные в регистре действительны. Способ описывает работу регистрового файла. 3 н. и 18 з.п. ф-лы, 2 ил.

Изобретение относится к области микро-наноэлектроники и может быть использовано при создании динамических запоминающих устройств, двухмерных управляющих матриц для жидкокристаллических дисплеев, скоростных и высокоточных сканеров, двухмерных сенсоров, линий задержки и т.д. Изобретение позволяет повысить быстродействие функционального устройства, а также упростить технологию его изготовления, уменьшить его размеры и повысить интеграцию. В устройстве применяется цепочка последовательно соединенных активных функционально-интегрированных ячеек, которые способны управлять технологически совместимыми с ними электрическими приборами. Каждая ячейка цепочки представляет собой простейшую электрическую схему, состоящую из МОП-транзистора, резисторов и конденсатора. При этом используется задержка времени выключения МОП-транзистора по отношению ко времени окончания действия выходного сигнала. 16 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия и расширении перечня выполняемых элементарных операций (ЭО). Сдвигающий регистр (СР) содержит в каждом разряде два RS-триггера (5, 6), четыре логических элемента И (1-4), два элемента ИЛИ (7, 8), информационный вход (15), информационные выходы (16), шины управления приемом кода в триггеры (9, 10). Сдвигающий регистр позволяет повысить быстродействие в 2 раза и расширить перечень выполняемых ЭО в 5 (пять) раз, при этом число входов логических элементов СР увеличивается на 20% по сравнению с известными устройствами. 1 з.п. ф-лы, 2 ил.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом является упрощение реализации разряда самосинхронного регистра сдвига. Указанный технический результат достигается тем, что в схему, содержащую два элемента И-ИЛИ-НЕ, прямой и инверсный информационные входы и прямой и инверсный информационный выходы, введены два управляющих входа, индикаторный выход, выход разрешения сдвига, инвертор, три элемента ИЛИ-И-НЕ и новые конструктивные связи. 1 ил.

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики. Техническим результатом является упрощение устройства, расширение перечня выполняемых операций и повышение быстродействия вычислений при минимальных затратах оборудования. Каждый разряд устройства содержит один RS-триггер, восемь элементов И, три элемента ИЛИ, четыре элемента НЕ, шесть шин управления. 1 з.п. ф-лы, 1 ил.

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования. Техническим результатом является разработка регистра сдвига, формирующего сигнал как в прямом, так и в обратном направлениях с изменяемой длиной, а также с определением состояния разрядов и исключением их при отказе из общей схемы формирования сигнала. Устройство содержит N разрядов, состоящих из DV-триггера, элементов “И” и “ИЛИ”, N блоков переключения, N блоков распределения, N блоков диагностики, блок установки начального состояния, N-1 элементов “И”. 5 з.п. ф-лы, 7 ил.