Устройства для записи или считывания информации в цифровых запоминающих устройствах: .усилители считывания, ассоциативные схемы – G11C 7/06

Изобретение относится к вычислительной технике. Технический результат заключается в улучшении производительности чтения усилителя считывания MRAM. Запоминающее устройство, содержащее ячейку памяти, включающую в себя основанный на сопротивлении элемент памяти, соединенный с входным транзистором, причем входной транзистор имеет первую толщину оксида так, чтобы дать возможность работы ячейки памяти при рабочем напряжении; и первый усилитель, выполненный с возможностью приложения напряжения питания к ячейке памяти, которое больше, чем предел напряжения для генерации сигнала данных на основе тока через ячейку памяти, в котором первый усилитель включает в себя фиксирующий транзистор, который имеет вторую толщину оксида, которая больше, чем первая толщина оксида, и в котором фиксирующий транзистор выполнен с возможностью предотвращать превышение предела напряжения рабочим напряжением в ячейке памяти. 3 н. и 17 з.п. ф-лы, 4 ил.

Изобретение относится к устройствам для записи или считывания информации в цифровых запоминающих устройствах, а именно к усилителям считывания с одним входом и двумя выходами. Техническим результатом является повышение синхронности выходных сигналов и увеличение быстродействия за счет отсутствия генерации дополнительных дифференциальных сигналов. Устройство содержит защелку, состоящую из пары nMOSFET, в которой первый и второй nMOSFET перекрещены один с другим, и пары pMOSFET, в которой первый и второй pMOSFET перекрещены один с другим; первый ключ pMOSFET, соединенный с защелкой и состоящий из стока, истока, затвора; второй ключ pMOSFET, соединенный с защелкой и состоящий из стока, истока, затвора; два предзаряжающих транзистора nMOSFET, выполненных с возможностью обеспечения низкого импеданса между нулевым уровнем и защелкой; pMOSFET, выполненный с возможностью обеспечения низкого импеданса между Vcc и истоками pMOSFET защелки; инвертор с цепью предзаряда, который состоит из включенных последовательно первого nMOSFET, управляемого битовой линией, и второго nMOSFET в диодном включении, причем второй nMOSFET инвертора соединяет нулевой уровень и исток первого nMOSFET инвертора, а сток первого nMOSFET инвертора предзаряжен и соединен с линией данных через ключ или через мультиплексор. 1 з.п. ф-лы, 4 ил.

Изобретение относится к области электронных устройств и может быть использовано в системах считывания информации с банковских карт с магнитной полосой с ручным и автоматическим транспортированием карт, а также карт с магнитной полосой другого назначения и детекторов валют, содержащих магнитные нити. Усилитель может применяться для считывания сигналов с карт, обладающих как низким, так и высоким уровнями коэрцитивности магнитной полосы. Техническим результатом предлагаемого изобретения является повышение чувствительности усилительного тракта и, как следствие, расширение пределов допустимого скоростного диапазона транспортирования магнитной полосы карты относительно магнитной головки воспроизведения. Предлагаемое подключение магнитной головки воспроизведения обеспечивает ее оптимальное сопряжение с усилительными каскадами, так как исключает необходимость подключения одного из выходов магнитной головки воспроизведения к нулевой шине электропитания, что стало возможным из-за обеспечения необходимого смещения по постоянному напряжению на входе первого цифрового инвертора DD1, охваченного обратной связью через электролитический конденсатор С1, к выходу которого подключен первый вывод магнитной головки воспроизведения. 3 ил.

Изобретение относится к устройству считывания заряда и к энергонезависимому запоминающему устройству с пассивной матричной адресацией. Техническим результатом является улучшение сбалансированности по заряду, контроль выходного сигнала и обеспечение автоматического смещения в синфазном режиме, автоматическая коррекция смещения нулевого уровня. Устройство считывания заряда содержит два опорных средства по заряду, два псевдодифференциальных опорных считывающих усилителя (RSA1; RSA2) и псевдодифференциальный считывающий усилитель (SA). Другой вариант этого устройства предназначен для считывания зарядов с множества средств (701) хранения заряда и содержит, по меньшей мере, две пары опорных средств по заряду, два псевдодифференциальных опорных считывающих усилителя (RSA1; RSA2) и, по меньшей мере, два псевдодифференциальных считывающих усилителя (SA). Энергонезависимое запоминающее устройство с пассивной матричной адресацией содержит электрически поляризуемый диэлектрический запоминающий материал, обладающий гистерезисом, и описанную выше систему считывающих усилителей. 3 н. и 17 з.п. ф-лы, 10 ил.