Устройства для записи или считывания информации в цифровых запоминающих устройствах: .схемы тактирования или синхронизации сигналов записи-считывания , генераторы управляющих сигналов или управление сигналами записи-считывания – G11C 7/22

МПКРаздел GG11G11CG11C 7/00G11C 7/22
Раздел G ФИЗИКА
G11 Накопление информации
G11C Запоминающие устройства статического типа
G11C 7/00 Устройства для записи или считывания информации в цифровых запоминающих устройствах
G11C 7/22 .схемы тактирования или синхронизации сигналов записи-считывания ; генераторы управляющих сигналов или управление сигналами записи-считывания

Патенты в данной категории

МУЛЬТИПЛЕКСИРОВАНИЕ АДРЕСОВ В ПСЕВДО ДВУХПОРТОВОЙ ПАМЯТИ

Изобретение относится к управлению адресом для псевдо двухпортовой памяти. Техническим результатом является повышение быстродействия доступа к памяти. Система мультиплексирования адресов псевдо двухпортовой памяти содержит триггер адреса порта чтения, предназначенный для хранения адреса чтения в ответ на внешний сигнал, а также триггер адреса порта записи, предназначенный для хранения адреса записи в ответ на внешний сигнал. Кроме того, система также включает в себя схему управления, которая управляет доступом к памяти на чтение/запись на основе контроля операции чтения посредством передачи сигнала переключения, при этом схема управления содержит самосинхронизирующуюся схему слежения, которая инициирует генерацию сигнала переключения в ответ на обнаруженное завершение упомянутой операции чтения. А также система содержит мультиплексор, который выполняет переключение между сохраненным адресом чтения и сохраненным адресом записи в ответ на сигнал переключения от схемы управления. 2 н. и 16 з.п. ф-лы, 3 ил.

2490731
патент выдан:
опубликован: 20.08.2013
ПСЕВДОДВУХПОРТОВАЯ ПАМЯТЬ С СИНХРОНИЗАЦИЕЙ ДЛЯ КАЖДОГО ПОРТА

Изобретение относится к вычислительной технике, а именно к псевдодвухпортовой памяти. Техническим результатом является возможность управления упорядочением двух операций с памятью, имеющей два отдельных порта, каждый из которых имеет собственный входной синхронизирующий импульс. Псевдодвухпортовая память содержит первый порт, второй порт и массив ячеек памяти с шестью транзисторами. Первое обращение к памяти инициируется посредством переднего фронта первого синхронизирующего сигнала (ACLK), принимаемого по первому порту. Второе обращение к памяти инициируется в ответ на передний фронт второго синхронизирующего сигнала (BCLK), принимаемого по второму порту. Если передний фронт второго синхронизирующего сигнала возникает в первом периоде времени, то второе обращение к памяти инициируется сразу после завершения первого обращения к памяти псевдодвухпортовым способом. Если передний фронт второго синхронизирующего сигнала возникает позднее во втором периоде времени, то второе обращение к памяти задерживается до времени после второго переднего фронта первого синхронизирующего сигнала. Длительность первого и второго обращений к памяти не зависит от тактов синхронизирующих сигналов. Способ описывает работу данного устройства. 5 н. и 32 з.п. ф-лы, 12 ил.

2405221
патент выдан:
опубликован: 27.11.2010
СПОСОБ СОХРАНЕНИЯ ПАКЕТОВ ДАННЫХ С ИСПОЛЬЗОВАНИЕМ ТЕХНОЛОГИИ УКАЗАТЕЛЯ

Изобретение относится к области сетевых технологий, а более конкретно - к способу сохранения пакетов данных. Техническим результатом является улучшение доступности модуля сохранения, снижение возможности влияния на процесс сохранения размера пакета данных, исключение отказов системы сохранения из-за неправильного содержания указателя, исключение эффекта накопления сохраненного указателя и повышение надежности системы сохранения. Способ сохранения пакетов данных при использовании технологии указателя заключается в разделении пространства сохранения на рабочую область и резервную область, каждая из которых используется для сохранения пакетов данных с применением технологии указателя; выполнении операций в отношении пакетов данных в рабочей области; переключении между рабочей областью и резервной областью, если пространства в рабочей области будет недостаточно, или если свободное пространство в рабочей области не будет доступно. 9 з.п. ф-лы, 7 ил.

2383067
патент выдан:
опубликован: 27.02.2010
АДАПТИВНАЯ КАЛИБРОВКА ПАМЯТИ С ИСПОЛЬЗОВАНИЕМ БУНКЕРОВ

Изобретение относится к системам для калибровки интегральной схемы к электронному компоненту. Сущность: электронное устройство содержит электронный компонент и интегральную схему. Итегральная схема сконфигурирована с возможностью генерации системного тактового сигнала и внешнего тактового сигнала, имеющего программируемую задержку относительно системного тактового сигнала. Интегральная схема имеет возможность определения диапазона задержки между системным тактовым сигналом и внешним тактовым сигналом, в котором интегральная схема и электронный компонент могут осуществлять связь, и программирования внешнего тактового сигнала одним из совокупности заданных значений задержки на основании диапазона задержки. 4 н. и 31 з.п. ф-лы, 9 ил.

2363059
патент выдан:
опубликован: 27.07.2009
Наверх