Способы и устройства, специально предназначенные для изготовления или обработки полупроводниковых приборов или приборов на твердом теле или их частей: ....для получения приборов, например интегральных схем, каждый из которых состоит из нескольких компонентов – H01L 21/82
Патенты в данной категории
СПОСОБ ИЗГОТОВЛЕНИЯ МИКРО- И НАНОПРИБОРОВ НА ЛОКАЛЬНЫХ ПОДЛОЖКАХ
Использование: изобретение может быть использовано в области полупроводниковой техники при изготовлении интегральных схем, полупроводниковых приборов или приборов на твердом теле и их частей. Техническим результатом изобретения является изготовление полупроводниковых приборов, где в одной схеме сочетаются приборные структуры, расположенные на разных локальных подложках, т.е. совмещение на одном чипе - подложке приборных структур, особенности которых требуют их расположения на подложках с разными свойствами. Становится возможным пространственное совмещение микро- и наноприборов, которые трудно или невозможно изготовить уже объединенными. Благодаря тому, что совмещение происходит в пределах одной пластины с использованием процессов самоорганизации, достижима более высокая точность, чем при совмещении двух разных подложек. Сущность изобретения: в способе изготовления микро- и наноприборов формируют многослойную структуру, содержащую, по крайней мере, подложку, жертвенный слой и слои для изготовления приборных структур, удаляют жертвенный слой и переносят освободившуюся от связи с подложкой пленку из активных слоев на новую подложку, которая отлична по свойствам от исходной подложки, причем новую подложку изготавливают локально, на одной подложке с активными слоями и с приборными структурами, многослойную структуру формируют содержащей хотя бы один слой с внутренним упругим напряжением, после того, как удаляют жертвенный слой в заданной области, пленка из активных слоев освобождается от связи с подложкой, и под действием внутренних упругих напряжений меняет форму и перемещается на новую локальную подложку. 6 з.п. ф-лы, 6 ил. |
2267832 патент выдан: опубликован: 10.01.2006 |
|
ТЕРМОИЗМЕРИТЕЛЬНАЯ СИСТЕМА И СПОСОБ ИЗГОТОВЛЕНИЯ ИНФОРМАЦИОННОЙ МИКРОСХЕМЫ ДЛЯ ТЕРМОИЗМЕРИТЕЛЬНОЙ СИСТЕМЫ
Использование: в конструировании и технологии теплоизмерительных приборов индикации экстремальных температурных условий функционирования объектов. Техническим результатом изобретения является повышение информативности и чувствительности целевого изделия, а также его миниатюризация. Сущность изобретения: Термоизмерительная система содержит информационную микросхему и внешнюю измерительную цепь (ВИЦ). ИМ включает основание, прикрепленные к основанию малоинерционный и инерционный термочувствительные элементы (ТЧЭ) на основе терморезисторов, смонтированных на подложке из твердого тела с возможностью измерения температуры среды и стенки контролируемого помещения соответственно, и электрические выводы для подключения ТЧЭ к ВИЦ. ВИЦ оснащена блоком сравнения и блоком индикации. Малоинерционный ТЧЭ подключен к первому входу блока сравнения, а инерционный - ко второму входу блока сравнения. В качестве подложки использован полупроводниковый материал. Во ВИЦ дополнительно установлены сумматор и первый и второй усилители-преобразователи. Малоинерционный ТЧЭ подключен к первому входу блока сравнения и к первому входу сумматора через первый усилитель-преобразователь. Инерционный ТЧЭ подключен ко второму входу блока сравнения через второй усилитель-преобразователь. Выход блока сравнения подключен ко второму входу сумматора, а выход сумматора связан с входом блока индикации непосредственно или через коммутатор. Способ изготовления ИМ предусматривает формирование терморезисторов малоинерционного и инерционного ТЧЭ на подложке из твердого тела, прикрепление ТЧЭ к основанию ИМ и присоединение к электрическим выводам подключения к ВИЦ. Терморезисторы формируют нанесением терморезиставного слоя на подложку из полупроводникового материала с последующим микропрофилированием. Выполняют металлизированные контактные площадки и их подключения к соответствующим ТЧЭ. Участок подложки по месту малоинерционного ТЧЭ удаляют или вытравливают в нем глухое отверстие, а контактные площадки присоединяют к электрическим выводам, вмонтированным в основание ИМ. 2 с. и 1 з.п. ф-лы, 5 ил., 2 табл.
|
2247442 патент выдан: опубликован: 27.02.2005 |
|
БАЗОВЫЙ МАТРИЧНЫЙ КРИСТАЛЛ ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА Изобретение относится к полупроводниковым интегральным схемам и предназначено для использования в оперативных запоминающих устройствах, выполняемых на основе базовых матричных кристаллов. Цель: в расширении функциональных возможностей базового матричного кристалла оперативного запоминающего устройства за счет того, что благодаря введению конструктивных элементов: входов - выходов 7 обмена информации, трасс 3 для размещения дополнительных словарных шин 4 и трасс 8 для размещения связей 9 обмена информации, создается возможность формирования на основе матрицы элементов памяти запоминающих ячеек 10 и содержащих их накопителей информации с параллельным доступом по варьируемому в некоторых пределах числу независимых произвольно адресуемых информационных каналов - портов. Базовый матричный кристалл также содержит входы 2 выборки, информационные входы - выходы 5 и разрядные шины 6. 2 ил. | 2089012 патент выдан: опубликован: 27.08.1997 |
|
СПОСОБ ФОРМИРОВАНИЯ КМОП-СТРУКТУР С ПОЛИКРЕМНИЕВЫМ ЗАТВОРОМ Использование: в микроэлектронике, в способах полупроводниковых интегральных КМОП-схем. Сущность изобретения: осуществляют травление окисного слоя над областями стоков и истоков n-канальных транзисторов, после легирования поликремния формируют маску, соответствующую топологическому рисунку электрода затвора, и проводят окисление поликремния в областях, не защищенных маской, при этом осуществляется легирование областей стоков и истоков n-канальных транзисторов из слоя легированного поликремния с одновременным формированием электрода затвора, а формирование стоков и истоков p-канальных транзисторов осуществляют путем введения примеси p-типа после вскрытия окисла над областями стоков и истоков p-канальных транзисторов. 1 з.п. ф-лы, 1 ил. | 2056673 патент выдан: опубликован: 20.03.1996 |
|
СПОСОБ ИЗГОТОВЛЕНИЯ БОЛЬШИХ ИНТЕГРАЛЬНЫХ КМОП-СХЕМ Использование: в микроэлектронике при изготовлении больших интегральных КМОП-схем. Сущность изобретения: способ изготовления больших интегральных КМОП-схем включает легирование примесью первого типа проводимости полевых областей обоих типов проводимости, создание предварительного оксида кремния толщиной, не превышающей более чем в 1,5 раза толщину слоя нитрида кремния, а после создания второй фоторезистивной маски травление предварительного оксида кремния на полевых областях второго типа проводимости и легирование примесью второго типа проводимости. Способ позволяет формировать легированные полевые области с использованием двух фотолитографических процессов. 4 ил. | 2046454 патент выдан: опубликован: 20.10.1995 |
|
СПОСОБ ИЗГОТОВЛЕНИЯ СТРУКТУР КМОП БИС Использование: в микроэлектронике для изготовления интегральных схем. Сущность изобретения: на кремниевой пластине формируют области карманов n-типа, полевой и затворный слои оксидов кремния и наносят слой поликремния. Легируют поликремний фосфором. Формируют маску фоторезиста с конфигурацией затворов n-канальных транзисторов и части поликремниевых межсоединений. Плазмохимически травят поликремний. Легируют его мышьяком для создания активных диффузионных областей n-типа. Удаляют маску фоторезиста, активируют примесь мышьяка. Формируют маску фоторезиста с конфигурацией затворов p-канальных транзисторов и части межсоединений. Плазмохимически травят слой поликремния, легируют диффузионные области p-типа бором. Удаляют маску фоторезиста, окисляют поверхность. Наносят слой фосфорсиликатного стекла, оплавляют его. Вскрывают контактные окна, формируют металлические межсоединения, пассивируют кристаллы. 2 ил. | 2029414 патент выдан: опубликован: 20.02.1995 |
|
СПОСОБ ИЗГОТОВЛЕНИЯ БИС С ДВУХУРОВНЕВОЙ МЕТАЛЛИЗАЦИЕЙ Использование: изобретение относится к микроэлектронике, в частности к изготовлению больших интегральных схем с двухуровневой металлизацией. Сущность изобретения: способ включает формирование МДП-структур, защищенных диэлектрическим слоем, формирование металлизации, удаление фоторезистивных масок, создание межуровневого диэлектрика, формирование контактных окон, нанесение пассивации. Во всех операциях с тепловым воздействием не структуры МДП БИС с нанесенным первым уровнем металлизации в процессе их изготовления строго регламентированы температурные условия проведения операций как по прямому нагреву подложки, так и по косвенному при воздействии ВЧ-полей при плазмохимическом травлении. Дополнительно проводят плазмохимическую обработку слоя межуровневого диэлектрика в хлоруглерод- и/или хлоркремнийсодержащей плазме. В результате повышается выход годных. Исключено появление сквозных проводящих дефектов в слое межуровневого диэлектрика. | 2022407 патент выдан: опубликован: 30.10.1994 |
|
СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ СХЕМ С МНОГОУРОВНЕВОЙ РАЗВОДКОЙ Использование: в технологии изготовления интегральных схем, способ позволяет улучшить планаризацию поверхности и устранить высокотемпературные обработки. Сущность изобретения: способ включает формирование на полупроводниковой подложке элементов ИС и шин нижнего уровня разводки, нанесение межуровнего диэлектрика, пиролитическое осаждение слоя поликристаллического кремния или нитрида кремния, его анизотропное удаление в плазме до вскрытия межуровнего диэлектрика. Нанесение второго слоя диэлектрика и формирование контактов. Способ обеспечивает планаризацию поверхности за счет заполнения боковых шин и выемок после формирования нижнего уровня разводки. 2 з. п. ф-лы, 4 ил. | 2012096 патент выдан: опубликован: 30.04.1994 |
|