Приборы, состоящие из нескольких полупроводниковых или прочих компонентов на твердом теле, сформированных на одной общей подложке или внутри нее: ..с подложкой из полупроводника – H01L 27/04
Патенты в данной категории
| ИНТЕГРАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ И-НЕ НА ОСНОВЕ СЛОИСТОЙ ТРЕХМЕРНОЙ НАНОСТРУКТУРЫ
Изобретение относится к полупроводниковой микроэлектронике и наноэлектронике и может быть использовано при создании логических интегральных схем с элементами нанометровых размеров. Сущность изобретения заключается в том, что в интегральном логическом элементе И-НЕ на основе слоистой трехмерной наноструктуры, содержащем первый и второй логические транзисторы, первый и второй инжектирующие транзисторы и подложку, логическая структура выполнена наноразмерной со ступенчатым профилем. Технический результат - повышение быстродействия и снижение потребляемой мощности. 18 ил. |
2452058 патент выдан: опубликован: 27.05.2012 |
|
| ПОЛУПРОВОДНИКОВАЯ СТРУКТУРА ЛОГИЧЕСКОГО ЭЛЕМЕНТА И-НЕ
Изобретение относится к полупроводниковой микроэлектронике и наноэлектронике и может быть использовано при создании логических интегральных схем с элементами нанометровых размеров. Сущность изобретения заключается в том, что полупроводниковая структура логического элемента И-НЕ, содержащая первый и второй логические транзисторы, первый и второй инжектирующие транзисторы и подложку, выполнена наноразмерной со ступенчатым профилем и содержит четыре коллектора, четыре базы и, по меньшей мере, четыре эмиттера на подложке первого типа проводимости. Технический результат - снижение потребляемой мощности и повышение быстродействия. 13 ил. |
2444086 патент выдан: опубликован: 27.02.2012 |
|
| ПОЛУПРОВОДНИКОВАЯ ИНТЕГРАЛЬНАЯ СХЕМА (ВАРИАНТЫ)
Изобретения относятся к области электронной техники, в частности к конструированию и технологии изготовления полупроводниковых интегральных схем (ИС), и могут быть использованы в цифровых, аналоговых и запоминающих устройствах микроэлектроники. Техническими результатами, которые могут быть получены при осуществлении изобретений, являются увеличение степени интеграции ИС, уменьшение топологического размера элемента, снижение уровня межэлектродных соединений, снижение потребляемой мощности на одно переключение, повышение надежности. Сущность изобретения: в полупроводниковой интегральная схеме, содержащей высокоомный монокристаллический кремниевый слой, выращенный в виде полого цилиндра, в котором сформированы области разного типа проводимости, образующие биполярные транзисторы, резисторы и конденсаторы, на внешней поверхности высокоомного монокристаллического кремниевого слоя сформированы эмиттерные и базовые контакты, прилегающие к соответствующим областям соответствующих транзисторов, соединенные с резисторами и конденсаторами токоведущими дорожками, сформированными на поверхности диэлектрика, размещенного на внешней поверхности высокоомного монокристаллического кремниевого слоя, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован коллекторный контакт в виде полого цилиндра, прилегающий к коллекторным областям транзисторов или к примыкающему к ним кремниевому слою. 2 н. и 1 з.п. ф-лы, 1 ил. |
2400864 патент выдан: опубликован: 27.09.2010 |
|
| ПОЛУПРОВОДНИКОВАЯ СТРУКТУРА
Изобретение относится к области силовой полупроводниковой микроэлектроники. Технический результат - улучшение электрических параметров с повышением устойчивости к импульсным перегрузкам по токам. Сущность изобретения: в полупроводниковой структуре, содержащей подложку, полупроводниковый материал с обедненной областью в центральной части структуры, охваченной обедненной областью в периферийной части структуры, и токопроводящие контакты к структуре, в центральную часть введены углубленные элементы противоположного типа проводимости с обедненными областями сферической формы с повышенной напряженностью электрического поля по отношению к напряженностям электрического поля обедненных областей в промежутке между углубленными элементами и в периферийной части структуры. 6 з.п. ф-лы, 1 ил. |
2302057 патент выдан: опубликован: 27.06.2007 |
|
| ИНТЕГРАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ИЛИ НА КВАНТОВЫХ ЭФФЕКТАХ
Изобретение относится к области вычислительной техники и интегральной электроники, а более конкретно к интегральным логическим элементам СБИС. Техническим результатом изобретения является повышение эффективности использования площади кристалла, увеличение быстродействия и снижение энергии переключения интегрального логического элемента. Сущность изобретения: в интегральный логический элемент, содержащий полуизолирующую GaAs-подложку, первую входную металлическую шину, расположенную под ней и образующую с ней переход Шоттки, первую AlGaAs-область второго типа проводимости, расположенную под ней первую AlGaAs-область спейсера собственной проводимости, расположенную под ней первую GaAs-область канала собственной проводимости, вторую AlGaAs-область второго типа проводимости, вторую AlGaAs-область спейсера собственной проводимости, вторую входную металлическую шину, выходную область второго типа проводимости, выходную металлическую шину, металлическую шину нулевого потенциала, металлическую шину питания, области разделительного диэлектрика, введены AlGaAs-область туннельного барьера собственной проводимости, InGaAs-область канала собственной проводимости, AlGaAs-область второго барьера собственной проводимости, область нулевого потенциала второго типа проводимости с поперечным сечением в виде символа L, область питания второго типа проводимости с поперечным сечением в виде символа Г, причем первая GaAs-область канала собственной проводимости и InGaAs-область канала собственной проводимости имеют вертикальное взаимное расположение и разделены AlGaAs-областью туннельного барьера собственной проводимости, выходная область второго типа проводимости имеет форму символа |
2279155 патент выдан: опубликован: 27.06.2006 |
|
| ИНТЕГРАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ "ИЛИ-НЕ" НА КВАНТОВЫХ ЭФФЕКТАХ
Изобретение относится к области вычислительной техники и интегральной электроники, а более конкретно - к интегральным логическим элементам СБИС. Техническим результатом изобретения является повышение эффективности использования площади кристалла, повышение быстродействия и снижение энергии переключения интегрального логического элемента. Сущность изобретения: в интегральный логический элемент, содержащий полуизолирующую GaAs-подложку, первую входную металлическую шину, расположенную под ней и образующую с ней переход Шоттки первую AlGaAs-область второго типа проводимости, расположенную под ней первую AlGaAs-область спейсера собственной проводимости, расположенную под ней первую GaAs-область канала собственной проводимости, вторую AlGaAs-область второго типа проводимости, вторую AlGaAs-область спейсера собственной проводимости, вторую входную металлическую шину, выходную область второго типа проводимости, выходную металлическую шину, металлическую шину питания, металлическую шину нулевого потенциала, области разделительного диэлектрика, введены AlGaAs-область туннельного барьера собственной проводимости, InGaAs-область канала собственной проводимости, AlGaAs-область второго барьера собственной проводимости, область питания второго типа проводимости с поперечным сечением в виде символа L, область нулевого потенциала второго типа проводимости с поперечным сечением в виде символа Г, причем первая GaAs-область канала собственной проводимости и InGaAs-область канала собственной проводимости имеют вертикальное взаимное расположение и разделены AlGaAs-областью туннельного барьера собственной проводимости, выходная область второго типа проводимости имеет форму символа |
2278445 патент выдан: опубликован: 20.06.2006 |
|
| ЭЦР-ПЛАЗМЕННЫЙ ИСТОЧНИК ДЛЯ ОБРАБОТКИ ПОЛУПРОВОДНИКОВЫХ СТРУКТУР, СПОСОБ ОБРАБОТКИ ПОЛУПРОВОДНИКОВЫХ СТРУКТУР, СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ ПРИБОРОВ И ИНТЕГРАЛЬНЫХ СХЕМ (ВАРИАНТЫ), ПОЛУПРОВОДНИКОВЫЙ ПРИБОР ИЛИ ИНТЕГРАЛЬНАЯ СХЕМА (ВАРИАНТЫ) Изобретение относится к микроэлектронике, а более конкретно к технике изготовления твердотельных приборов и интегральных схем с использованием СВЧ плазменного стимулирования в условиях электронного циклотронного резонанса (ЭЦР), а также к технологии плазменной обработки в процессе изготовления различных полупроводниковых структур. ЭЦР-плазменный источник для обработки полупроводниковых структур в процессе изготовления полупроводниковых приборов или интегральных схем содержит реактор с подложкодержателем для размещения полупроводниковых структур, систему откачки для обеспечения сверхвысокого вакуума, магнитную систему, СВЧ генератор, ввод СВЧ мощности излучения, газовую систему коммутации и дозированной подачи реагентов, высокочастотный генератор с тюнером для формирования постоянного самосмещения образца. Реактор сконструирован так, что он имеет нерезонансный объем на частоте 2,45 и 1,23 ГГц для поддержания стабильного разряда. Магнитная система выполнена с возможностью создания магнитного поля на внутреннем срезе четвертьволнового окна ввода СВЧ излучения с напряженностью 910-940 Гс, а на продольной оси источника в центральной его части на длине не менее 3 см - 875 Гс для формирования однородной моды плазменного разряда с неоднородностью плотности плазмы по поперечному сечению источника менее 3%. Предложены также полупроводниковый прибор и интегральная схема и способы их изготовления. Технический результат - повышение воспроизводимости параметров обрабатываемых полупроводниковых структур и приборов, улучшение параметров приборов, устранение возможности образования дефектов в различных областях, ускорение процесса обработки. 7 с. и 12 з.п.ф-лы, 9 ил. | 2216818 патент выдан: опубликован: 20.11.2003 |
|
| ЯЧЕЙКА ПАМЯТИ ДИНАМИЧЕСКОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА Изобретение относится к наноэлектронике. Его использование при создании динамического оперативного запоминающего устройства с произвольной выборкой информации (ДОЗУ ПВ) позволяет получить технический результат в виде повышения надежности работы и быстродействия ячейки памяти за счет введения в ее схему биполярного транзистора (БТ) и нелинейного резистора (R), что позволяет усиливать информационный сигнал и, тем самым, позволяет быстрее перезаряжать паразитную емкость Сп разрядной шины Y. Ячейка памяти является функционально-интегрированным элементом, в котором область коллектора биполярного транзистора (БТ) одновременно является подзатворной областью MOSFET транзистора, область стока (D) MOSFET транзистора образует область базы (В) биполярного транзистора, а резистор (R) образуется за счет квазинейтральной части активной области базы р- биполярного транзистора. В результате функциональной интеграции в единую конструкцию MOSFET и БТ транзисторов и резистора реализуется конструкция ячейки памяти по топологическому размеру и технологии изготовления, аналогичная однотранзисторной ячейке памяти ДОЗУ ПВ. 2 с.п.ф-лы, 2 ил. | 2216795 патент выдан: опубликован: 20.11.2003 |
|
| ИНТЕГРАЛЬНАЯ ТРАНЗИСТОРНАЯ MOS СТРУКТУРА Использование: микроэлектроника. Сущность изобретения: интегральная транзисторная MOS структура содержит на полупроводниковой подложке первого типа проводимости диэлектрический слой, на котором расположены истоковые и стоковые области первого типа проводимости, разделенные подзатворной областью второго типа проводимости, перекрытой областью подзатворного диэлектрика с расположенным на нем затвором, и дополнительно введенную область второго типа проподимости, примыкающую к стоковой области и образующую эмиттер биполярного транзистора, базой которого служит упомянутая область стока, а коллектором - упомянутая подзатворная область. Техническим результатом изобретения является увеличение быстродействия и уменьшение площади интегральных транзисторных MOS структур. 3 ил. | 2207662 патент выдан: опубликован: 27.06.2003 |
|
| ЛИНИЯ ПЕРЕДАЧИ Изобретение относится к электронной технике и микроэлектронике, а именно к линиям передачи. Техническим результатом является построение линий передачи с регулируемым при помощи внешнего электрического напряжения волновым сопротивлением и длиной. На линии передачи могут быть построены модуляторы и переключатели. Линия передачи, содержащая несколько двухпроводных линий передачи, у которых один из проводников общий, а другие проводники, в том числе выполненные с различной длиной, либо соединены с проводящими участками, либо выполнены с зазором относительно проводящих участков, образующих омический контакт к полупроводниковому слою электронного либо дырочного типа проводимости с сформированным невыпрямляющим контактом, проводящие участки выполнены в начале либо в конце линии передачи либо в начале и в конце линии передачи, на поверхности слоя выполнен полупроводниковый или металлический слой с другим невыпрямляющим контактом, образующий с пленкой p-n переход или барьер Шоттки с неоднородным вдоль направления пересекающего участки примесным профилем, при выполнении проводников с зазором относительно проводящих участков над зазором выполнен другой полупроводниковый слои электронного либо дырочного типа проводимости с сформированным невыпрямляющим контактом, на поверхности которого сформирован p-n переход или барьер Шоттки с неоднородным вдоль направления пересекающего участки примесным профилем с другим невыпрямляющим контактом, при этом выбор волнового сопротивления и длины линии передачи определен величинами напряжений на p-n переходах или (и) барьерах Шоттки. 5 з.п.ф-лы, 15 ил. | 2168813 патент выдан: опубликован: 10.06.2001 |
|
| ИНТЕГРАЛЬНАЯ СХЕМА Использование: в вычислительной и радиоэлектронной аппаратуре. Сущность изобретения: в конструкцию полупроводникового кристалла стандартной интегральной микросхемы введены коммутационные кольца, расположенные по периметру кристалла, количество которых равно числу выводов кристалла. Кроме имеющихся контактных площадок, называемых в данном случае внутренними, по краю полупроводникового кристалла расположены внешние контактные площадки. Все контактные площадки для обеспечения возможности соединения любого вывода корпуса ИМС с любой внутренней контактной площадкой кристалла выполняются удлиненными - указанная возможность реализуется при обеспечении электрического соединения необходимых внутренних контактных площадок с внешними при помощи коммутационных колец. Техническим результатом изобретения является повышение надежности и увеличение тенологичности печатной платы, содержащей интегральные микросхемы в качестве компонента. 3 ил. | 2133067 патент выдан: опубликован: 10.07.1999 |
|
| ПОЛУПРОВОДНИКОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО И СПОСОБ ЕГО ИЗГОТОВЛЕНИЯ Устройство включает в себя множество ячеек памяти, образованных поочередным нанесением ячейки с конденсатором магазинного типа и ячейки с конденсатором комбинированного магазинно-щелевого типа в направлениях как ряда, так и колонки. Каждый электрод хранения конденсатора ячейки памяти расширяют, чтобы перекрыть с электродом хранения конденсатора смежной ячейки памяти. Конденсатор комбинированного магазинно-щелевого типа формируют в подложке для увеличения хранящей емкости, что позволяет хранящую емкость конденсатора магазинного типа увеличить посредством расширения электрода хранения конденсатора. Благодаря чередующемуся расположению конденсатора магазинно-щелевого типа и конденсатора магазинного типа предупреждается шаговое перекрытие, ток утечки и нерегулярные ошибки конденсатора магазинно-щелевого типа. 2 с. и 15 з.п.ф-лы, 3 ил. | 2127928 патент выдан: опубликован: 20.03.1999 |
|
| ПОЛУПРОВОДНИКОВОЕ УСТРОЙСТВО, ОБЛАДАЮЩЕЕ ДВУХСЛОЙНОЙ СИЛИЦИДНОЙ СТРУКТУРОЙ И СПОСОБЫ ЕГО ИЗГОТОВЛЕНИЯ /ВАРИАНТЫ/ Изобретение относится к MOS полупроводниковому запоминающему устройству, в частности к полупроводниковому устройству, повышающему высокотемпературную стабильность силицида титана, применяемого для изготовления вентильной линии полицида в DRAM (памяти произвольного доступа). Сущность: двухслойный силицид получают осаждением металла, образующего силицид при предопределенной первой температуре, на поликристаллический кремний для образования первого слоя силицида металла и последующим осаждением металла, образующего силицид при второй температуре, которая ниже первой температуры, для образования второго слоя силицида металла; поскольку нестабильность известного полупроводникового устройства, построенного на силициде титана, начинает проявляться при более высокой температуре последующего отжига в печи, то можно избежать роста зерен, пластическую деформацию и агломерацию. 3 с. и 15 з.п. ф-лы, 4 ил. | 2113034 патент выдан: опубликован: 10.06.1998 |
|
КОМПЛЕМЕНТАРНЫЙ ЭЛЕМЕНТ ИЛИ - НЕ И ЕГО ЭЛЕКТРИЧЕСКАЯ СХЕМА
Использование: микроэлектроника, в конструкциях логических сверхбольших интегральных схем со сверхмалым потреблением мощности. Сущность изобретения: комплементарная схема ИЛИ-НЕ, функционально-интегрированная схема содержит подложку первого типа проводимости с концентрацией 1019-1020 см-3, в которой расположена общая коллекторная область второго типа проводимости переключательных n-p-n транзисторов, совмещенная с базой нагрузочного многоколлекторного p-n-p транзистора, в которой расположены базовые области первого типа проводимости переключательных n-p-n транзисторов с концентрацией 1017-1018см-3, совмещенные с коллекторами нагрузочного многоколлекторного p-n-p транзистора, разделенные глубокой изолирующей областью двуокиси кремния, содержащие высоколегированные эмиттерные области второго типа проводимости переключательных n-p-n транзисторов с концентрацией 2 1020 см-3. Конструкция комплементарной схемы ИЛИ-НЕ окружена высоколегированной областью первого типа проводимости с концентрацией 1020 см-3, к которой подключен электрод питания. Входные электроды подключены соответственно к базовым областям первого типа проводимости переключательных n-p-n транзисторов. Выходной электрод подключен к высоколегированной области второго типа проводимости, служащей для формирования омического контакта к общей коллекторной области второго типа проводимости переключательных n-p-n транзисторов. Электрод нулевого потенциала подключен к высоколегированным эмиттерным областям второго типа проводимости переключательных n-p-n транзисторов. Комплементарные схемы ИЛИ-НЕ - функционально-интегрированные схемы, совместимые с биполярной технологией, обеспечивающие меньшую потребляемую мощность и площадь, занимаемую на кристалле, а также более высокое быстродействие позволяет улучшить технические параметры микросхем. 2 с.п. ф-лы, 6 ил.
|
2094911 патент выдан: опубликован: 27.10.1997 |
|
| КОМПЛЕМЕНТАРНАЯ БИПОЛЯРНАЯ СХЕМА И - НЕ (ВАРИАНТЫ) Использование: микроэлектроника, для создания конструкций логических комбинированных Би-КМОП сверхбольших интегральных схем со сверхмалым потреблением мощности. Сущность изобретения: комплементарная биполярная схема И-НЕ, являющаяся функционально-интегрированной схемой, совместимой с КМОП-технологией, обладает меньшей в сравнении с прототипом потребляемой мощностью, что обеспечивается следующими существенными признаками: введены первый и второй нагрузочные p-n-p транзисторы, объединены их базы и подключены к выходу схемы, в результате нагрузочные p-n-p транзисторы работают на границе запирания и не потребляют тока от источника питания, когда хотя бы на один из входов схемы подано напряжение логического нуля. Упрощение и удешевление технологии достигаются за счет использования функциональной интеграции полупроводниковых областей всех транзисторов схемы и стандартного КМОП-процесса изготовления предлагаемой схемы. Ослабление паразитного эффекта "защелкивания" достигается за счет введения в конструкцию схемы низкоомной n+-подложки, в итоге уменьшается коэффициент усиления по току паразитного p-n-p транзистора и паразитное сопротивление n-подложки Rx. Исключение паразитных эффектов "защелкивания" и токов утечки, уменьшение паразитных емкостей, повышение быстродействия и радиационной стойкости достигаются за счет размещения конструкции схемы на изолирующей подложке, в результате исключаются изолирующие глубокие окаймляющие схему p+-области, обладающие паразитными утечками тока, и емкостями, а также объемными и поверхностными областями, где может развиваться генерация носителей заряда, вызванная действием радиации. 3 с.п. ф-лы, 4 ил. | 2094910 патент выдан: опубликован: 27.10.1997 |
|
| КОМПЛЕМЕНТАРНАЯ БИПОЛЯРНАЯ СХЕМА И-НЕ Использование: изобретение относится к микроэлектронике и может быть использовано при создании конструкций логических комбинированных Би-КМОП сверхбольших интегральных схем со сверхмалым потреблением мощности. Сущность: комплементарная биполярная схема И-НЕ содержит многоэмиттерный n-p-n-транзистор, переключательный n-p-n-транзистор, эмиттер которого соединен с общей шиной, а коллектор является выходом элемента, входами которого являются эмиттеры многоэмиттерного n-p-n-транзистора, а коллектор которого соединен с базой переключательного n-p-n-транзистора. Схема содержит также первый и второй p-n-p-транзисторы, коллектор первого p-n-p-транзистора соединен с базой многоэмиттерного n-p-n-транзистора, коллектор второго p-n-p-транзистора соединен с базой переключательного n-p-n-транзистора, к эмиттерам первого и второго p-n-p-транзисторов подключен электрод питания. В схеме базы первого и второго p-n-pтранзисторов совмещены и подключены к коллектору переключательного n-p-n-транзистора. 2 ил. | 2073935 патент выдан: опубликован: 20.02.1997 |
|
ГЕНЕРАТОР ЭЛЕКТРИЧЕСКИХ КОЛЕБАНИЙ ЗВУКОВЫХ ЧАСТОТ
Изобретение относится к полупроводниковым приборам, в частности к генераторам, управляемым электрическим полем, и может быть использовано в радиоэлектронике, автоматике и информационной технике. Сущность изобретения: генератор электрических колебаний звуковых частот содержит последовательно соединенные источник тока, нагрузочное сопротивление и автоколебательную среду. Автоколебательная среда выполнена из компенсированного марганцем кремния p-типа проводимости с удельным сопротивлением  = (2,1 3,7) 103 Омсм. 2 ил., 1 табл.
|
2059325 патент выдан: опубликован: 27.04.1996 |
|
| АНАЛОГО-ЦИФРОВОЙ БАЗОВЫЙ МАТРИЧНЫЙ КРИСТАЛЛ Использование: в микроэлектронике для создания аналого-цифровых ИМС. Сущность изобретения: аналого-цифровой базовый матричный кристалл содержит подложку, биполярные транзисторы, вентили интегральной инжекционной логики, резисторы, образующие изолированные аналоговую и цифровую части, ячейки ввода и вывода, а также конденсаторы и p-канальные полевые транзисторы с затвором в виде p-n-перехода. Аналоговая часть выполнена в виде матрицы ячеек, которые расположены симметрично относительно продольной оси кристалла, вдоль его короткой стороны, причем каждая ячейка окружена набором резисторов. Между контактными площадками расположены биполярные транзисторы и конденсаторы. Ячейки ввода и вывода расположены симметрично относительно продольной оси кристалла вокруг трех сторон цифровой части. Биполярные транзисторы и пинч-резисторы в этих ячейках расположены между контактными площадками, за каждой из которых размещен полевой транзистор, а p-n-p-транзисторы, полевой транзистор и резисторы размещены между цифровой частью и областью контактных площадок. 2 з.п. ф-лы, 6 ил. | 2045109 патент выдан: опубликован: 27.09.1995 |
|
| НАКОПИТЕЛЬНЫЙ КОНДЕНСАТОР ЭЛЕМЕНТА ПАМЯТИ ИНТЕГРАЛЬНЫХ СХЕМ Использование: в электронной технике, в частности в процессах изготовления полупроводниковых схем памяти на МДП-транзистоврах. Сущность изобретения: накопительный конденсатор элемента памяти интегральных схем включает первую обкладку из слоя проводящего материала, сформированного на поверхности созданного в полупроводниковой пластине углубления, на поверхности которого созданы выступы, конденсаторный диэлектрик и вторую обкладку, нанесение на всю поверхность первой обкладки, включая выступы. 1 ил. | 2030813 патент выдан: опубликован: 10.03.1995 |
|
| ИНТЕГРАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ Использование: в вычислительной технике и интегральной электронике. Сущность изобретения: в интегральный логический элемент для уменьшения занимаемой площади и повышения быстродействия устройств на его основе, а также снижения затрат на проектирование микросхем в целом введены управляющая зона, содержащая транзистор второго типа проводимости, затвор которого выполнен в виде входной управляющей шины, а сток - с выходной металлической шиной, расположенной в области, ограниченной П-образной металлической шиной и соединенной с выходной поликремниевой шиной так, что расположенные между шинами питания и нулевого потенциала входные, выходная, управляющая и транзитная зоны имеют одинаковые габаритные размеры, полностью совместимы между собой по границам раздела и могут при необходимости переставляться в любом порядке вдоль логического элемента без изменения его логической функции. 3 ил. | 2022408 патент выдан: опубликован: 30.10.1994 |
|
| ИНТЕГРАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ Использование: изобретение относится к вычислительной технике и интегральной электронике. Сущность изобретения: в интегральный логический элемент введены зона транзита, содержащая поликремниевую транзитную шину, и соединенная с поликремниевой выходной шиной металлическая П-образная выходная шина перпендикулярная поликремниевым шинам, причем расположенные между шинами питания и нулевого потенциала входные, выходная и транзитные зоны имеют одинаковые габаритные размеры и могут при необходимости взаимозаменяться в любом порядке вдоль элемента. 3 ил. | 2019893 патент выдан: опубликован: 15.09.1994 |
|
| ИНТЕГРАЛЬНЫЙ ВЫХОДНОЙ МДП-ИНВЕРТОР Использование: изобретение относится к интегральной электронике в применении к цифровым схемам. Сущность изобретения: инвертор содержит четыре МДП-транзистора с индуцированным n-каналом. Затвор и сток первого транзистора подключены к клемме источника питания и стоку второго транзистора, затвор которого подключен к истоку первого МДП-транзистора и стоку третьего МДП-транзистора, затвор которого подключен к входной клемме и затвору четвертого транзистора, исток которого подключен к общей шине, а сток - к истоку второго транзистора и выходной клемме устройства. Затвор второго транзистора соединен со своей подложкой, а исток третьего транзистора подключен к подложке четвертого транзистора. 2 ил. | 2012100 патент выдан: опубликован: 30.04.1994 |
|
| СПОСОБ ПРЕОБРАЗОВАНИЯ ИНФОРМАЦИИ ПРИ ПРОЕКТИРОВАНИИ И ТРАССИРОВКЕ БАЗОВЫХ МАТРИЧНЫХ КРИСТАЛЛОВ И БАЗОВЫЙ МАТЕРИЧНЫЙ КРИСТАЛЛ (ЕГО ВАРИАНТЫ) Использование: изобретение относится к микроэлектронике и предназначено для использования при проектировании и трассировке базовых матричных кристаллов (БМК) для аналоговых и аналого-цифровых полупроводниковых интегральных микросхем (ИМС). Сущность: нерегулярная сетка, по которой максимально плотно друг к другу расположены контакты к элементам БМК исходной нерегулярной матрицы, преобразуется в прямоугольную сетку линий, по которой осуществляется трассировка внутрисхемных соединений в соответствии с реализуемой схемой, а затем координаты линий трассировки с прямоугольной сетки трансформируются на исходную нерегулярную матрицу. Представлены варианты спроектированных этим способом аналоговых БМК. 3 с. и 2 з. п. ф-лы. 14 ил. | 2012099 патент выдан: опубликован: 30.04.1994 |
|
| ИНТЕГРАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ Использование: область вычислительной техники и интегральной электроники, а более конкретно - интегральные логические элементы цифровых БИС. Сущность изобретения: в интегральный логический элемент дополнительно введены соединенная с поликремниевой выходной шиной металлическая выходная шина, имеющая вид гребенки, зубцы которой перпендикулярны поликремниевым шинам, а их число на единицу больше числа дизъюнкций в логической функции элемента, зона транзита, содержащая поликремниевую транзитную шину, причем для объединения транзисторов второго типа проводимости в группы используются ответвление от шины питания, перпендикулярное ей, вспомогательная шина и крайний зубец металлической выходной шины, которые пересекают все зоны элемента так, что расположенные между шинами питания и нулевого потенциала входные, выходная и транзитная зоны имеют одинаковые габаритные размеры, полностью совместимы между собой по границам раздела и могут при необходимости переставляться в любом порядке вдоль логического элемента без изменения его логической функции и позволяют включать в элемент любое количество зон транзита, причем для иного числа дизъюнкций в логической функции элемента количество вспомогательных шин будет на единицу меньше числа дизъюнкций. 3 ил. | 2006989 патент выдан: опубликован: 30.01.1994 |
|