Схемы для генерирования электрических импульсов, моностабильные, бистабильные или мультистабильные схемы: ...бистабильные схемы – H03K 3/037

Изобретение относится к области импульсной и вычислительной техники и может быть использовано при построении самосинхронных вычислительных устройств, систем цифровой обработки информации. Техническим результатом является обеспечение самосинхронной реализации формирования парафазного сигнала с низким активным уровнем входа управления, гарантирующей работоспособность устройства при любых задержках составляющих его элементов. Устройство содержит инвертор, элемент И-ИЛИ-НЕ, два элемента И-НЕ, выходы которых формируют парафазный информационный сигнал. 3 ил.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом является повышение помехоустойчивости самосинхронного RS-триггера. Устройство содержит блок памяти, блок индикации окончания процессов переключения элементов в триггере, инверторы, блок пре-индикации, отслеживающий окончание переходных процессов в триггере вместе с блоком индикации. 2 н. и 28 з.п. ф-лы, 2 табл., 48 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия и расширении перечня выполняемых элементарных операций (ЭО). Сдвигающий регистр (СР) содержит в каждом разряде два RS-триггера (5, 6), четыре логических элемента И (1-4), два элемента ИЛИ (7, 8), информационный вход (15), информационные выходы (16), шины управления приемом кода в триггеры (9, 10). Сдвигающий регистр позволяет повысить быстродействие в 2 раза и расширить перечень выполняемых ЭО в 5 (пять) раз, при этом число входов логических элементов СР увеличивается на 20% по сравнению с известными устройствами. 1 з.п. ф-лы, 2 ил.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом является обеспечение самосинхронной реализации D-триггера с предустановкой с произвольной дисциплиной кодирования информационного входа: парафазной или бифазной. Указанный технический результат достигается тем, что в схему введены входы управляющий и разрешения установки, два инвертора, три элемента ИЛИ-И-НЕ и новые конструктивные связи. 1 ил.

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления. Технический результат заключается в расширении функциональных возможностей при сохранении двух основных триггеров, обеспечивающих высокое быстродействие работы. Двухступенчатый триггер (фиг.1) содержит D-триггеры (1, 2), двухвходовой мультиплексор (MX) (3), вход синхронизации (4), информационный вход (5) и информационный выход (6), являющийся выходом MX (3), информационные входы которого соединены с прямыми выходами соответствующих D-триггеров (1 и 2), а адресный вход MX (3) объединен с прямым входом синхронизации D-триггера (1), с инверсным входом синхронизации D-триггера (2) и является входом синхронизации (4) устройства. Кроме того, устройство содержит инвертор (7), двухвходовые элементы И (8, 9, 10, 11, 12), двухвходовой элемент ИЛИ (13), трехвходовой элемент ИЛИ (14) и второй информационный вход К (15), подключенный ко входу инвертора (7). 2 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении, повышении быстродействия и снижении потребления электроэнергии. Счетный триггер (СТ) содержит RS-триггер (9), логичесикие элементы И (1-4), элементы ИЛИ (7, 8), элементы НЕ (5, 6), вход счетных импульсов 10, единичный и нулевой выходы СТ (11, 12). СТ позволяет сократить время счета каждого импульса на 30%, а также снизить число входов логических элементов СТ по сравнению с прототипом. 1 ил.

Изобретение относится к области импульсной техники. Технический результат заключается в повышении помехоустойчивости в условиях высокоинтенсивных электрических помех большой длительности. Триггерное устройство содержит RS-триггер (1, 2) на элементах ИЛИ-НЕ (22, 23, 26, 27), элементах ИЛИ-НЕ (4-1, 4-2, 5-1, 5-2), устройства управления (3), диоды (10, 11), резисторы (Р) (12-17), конденсаторы (6-9), элементы памяти на магнитных сердечниках с прямоугольной петлей гистерезиса (ЭП) (18, 19), имеющие отводы от средней точки, соединенные с Р (15, 17), по крайней мере, одну входную шину (20) и общую шину (21). Технический результат достигнут выполнением обмоток записи и считывания ЭП (18, 19) в виде одной обмотки с выводом ее средней точки и введением новых связей между элементами. 2 ил.

Изобретение относится к области импульсной техники. Достигаемый технический результат заключается в уменьшении тока потребления от источника питания. Триггерное устройство содержит RS-триггеры (17, 19), элементы ИСКЛЮЧАЮЩЕЕ ИЛИ (1, 2), элементы И-НЕ (9), ИЛИ-НЕ (10, 11), диоды (5, 6), резисторы (Р) (7, 12, 13), конденсаторы (14, 15), элементы памяти на магнитных сердечниках с прямоугольной петлей гистерезиса с одной обмоткой (ЭП) (4, 8), имеющие отводы от средней точки, соединенные через Р (7), входную шину (21) и общую шину (22). Совмещение обмоток записи и считывания ЭП (4) и (8) обеспечивает возможность увеличения в 1,5 раза количества витков в обмотках записи и считывания - в каждой из полуобмоток ЭП (4) и (8). Это уменьшает примерно в 1,5 раза ток намагничивания сердечников ЭП (4) и (8) за счет увеличения сопротивления ограничительного Р (7). 1 ил.

Изобретение относится к импульсной технике. Технический результат заключается в уменьшении тока потребления от источника питания. Триггерное устройство содержит RS-триггер (1), элементы Исключающее ИЛИ (2, 3), элементы ИЛИ-НЕ (4, 5), диоды (14, 15), резисторы (Р) (6, 7, 8, 9), конденсаторы (10, 11), элементы памяти на магнитных сердечниках с прямоугольной петлей гистерезиса с одной обмоткой (ЭП) (12, 13), имеющие отводы от средней точки, соединенные через Р (8, 9) с выходами элементов (2, 3), входную шину (16) и общую шину (17). Совмещение обмоток записи и считывания ЭП (12) и (13) обеспечивает возможность увеличения в 1,5 раза количества витков в обмотках записи и считывания в каждой из полуобмоток ЭП (12) и (13). Это уменьшает примерно в 1,5 раза ток намагничивания сердечников ЭП (12) и (13) за счет увеличения сопротивления ограничительных Р (8) и (9). 1 ил.

Изобретение относится к импульсной технике. Технический результат заключается в повышении помехоустойчивости в условиях высокоинтенсивных электрических помех большой длительности. Триггерное устройство содержит RS-триггеры (1, 2) на элементах ИЛИ-НЕ (22, 23, 26, 27), элементы ИЛИ-НЕ (4, 5), устройство управления (3), диоды (10, 11), резисторы (12-17), конденсаторы (6-9), элементы памяти на магнитных сердечниках с прямоугольной петлей гистерезиса (18, 19), каждый из которых содержит обмотку записи и обмотку считывания, по крайней мере, одну входную шину (20) и общую шину (21). Технический результат достигнут введением RS-триггера (2), диодов (10, 11), конденсаторов (8, 9). 2 ил.

Изобретение относится к импульсной технике. Технический результат заключается в уменьшении тока потребления от источника питания. Триггерное устройство содержит RS-триггеры (3, 16), элементы ИСКЛЮЧАЮЩЕЕ ИЛИ (1, 2), элементы И-НЕ (5, 6), ИЛИ-НЕ (10, 11), резисторы (Р) (4, 7, 12, 13), конденсаторы (14, 15), элементы памяти на магнитных сердечниках с прямоугольной петлей гистерезиса с одной обмоткой (ЭП) (8, 9), имеющей отвод от средней точки, входную шину (21) и общую шину (22). Совмещение обмоток записи и считывания ЭП (8) и (9) обеспечивает возможность увеличения в 1,5 раза количества витков в обмотках записи и считывания - в каждой из полуобмоток ЭП (8) и (9). Это уменьшает примерно в 1,5 раза ток намагничивания сердечников ЭП (8) и (9) за счет увеличения сопротивления ограничительных Р (4) и (7). 1 ил.

Изобретение относится к импульсной технике. Технический результат заключается в уменьшении тока потребления от источника питания. Триггерное устройство содержит RS-триггер (1), элементы "Исключающее ИЛИ" (2, 3), элементы ИЛИ-НЕ (4, 5), инверторы (6, 7, 8), диоды (15, 16), резисторы (Р) (9-12), конденсаторы (13, 14), элементы памяти на магнитных сердечниках с прямоугольной петлей гистерезиса с одной обмоткой (ЭП) (17, 18), входную шину (19) и общую шину (20). Совмещение обмоток записи и считывания ЭП (17) и (18) обеспечивает возможность увеличения в 1,5 раза количества витков в обмотках записи и считывания - в каждой из полуобмоток ЭП (17) и (18). Это уменьшает примерно в 1,5 раза ток намагничивания сердечников ЭП (17) и (18) за счет увеличения сопротивления ограничительных Р(11) и (12). 1 ил.

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления. Технический результат заключается в повышении помехоустойчивости и обеспечении работы в однопеременном троичном коде. Устройство содержит два тактируемых двухстабильных D-триггера (1) и (2), два коммутатора (3) и (4), четыре резистора (5)-(8), два конденсатора (9) и (10), два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (11) и (12), два инвертора (13) и (14), два элемента И-НЕ (15) и (16), шину счетных сигналов (17), две выходные шины (18) и (19), шину управления (20). Устройство работает в режиме сложения или в режиме вычитания в зависимости от сигнала на шине управления (20), представляет собой один разряд счетчика в однопеременном троичном коде. 1 ил.

Изобретение относится к импульсной технике и может быть использовано в счетных устройствах вычислительной техники и систем управления. Технический результат заключается в повышении помехоустойчивости и обеспечении работы в однопеременном троичном коде. Устройство содержит два тактируемых двухстабильных D-триггера (1 и 2), выполненных по КМОП-технологии, четыре ризистора (3-6), инвертор (7), шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (8-13), три элемента ИЛИ-НЕ (14-16), два конденсатора (17 и 18), шину счетных сигналов (19), первую (20) и вторую (21) выходные шины и шину управления (22). 1 ил.

Изобретение относится к области импульсной техники и может быть использовано в устройствах вычислительной техники и систем управления. Техническим результатом является упрощение трехстабильного счетного триггера. Технический результат достигается за счет того, что трехстабильный счетный триггер содержит тактируемый D-триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, три элемента И-НЕ, три резистора, конденсатор, шину счетных сигналов, первую и вторую выходные шины. 1 ил.