Схемы для генерирования электрических импульсов, моностабильные, бистабильные или мультистабильные схемы: ...бистабильные схемы – H03K 3/356

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации. Техническим результатом является повышение быстродействия и создание элементной базы вычислительных устройств, работающих на принципах многозначной линейной алгебры. Устройство содержит R и S входы, выходные транзисторы, источник вспомогательного напряжения, инвертирующие усилители, в качестве которых используются токовые зеркала, токовые выходы, источники опорного тока, шины источника питания, дополнительные транзисторы. 1 з.п. ф-лы, 16 ил.

Изобретения относятся к вычислительной технике и могут быть использованы в устройствах отображения. Техническим результатом является уменьшение размеров устройства. Триггер содержит первый (p-типа), второй (n-типа), третий (p-типа) и четвертый (p-типа) транзисторы; входные клеммы; первую и вторую выходные клеммы, первый и второй транзисторы составляют первую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, третий и четвертый транзисторы составляют вторую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, первая выходная клемма соединена с затворной стороной первой КМОП-схемы и стоковой стороной второй КМОП-схемы, вторая выходная клемма соединена с затворной стороной второй КМОП-схемы и стоковой стороной первой КМОП-схемы, по меньшей мере, один входной транзистор, включенный в группу указанных транзисторов с первого по четвертый, исток входного транзистора соединен с одной из входных клемм. 9 н. и 30 з.п. ф-лы, 75 ил.

Изобретение относится к схеме компаратора, которая сравнивает два входных напряжения, и к устройству отображения, снабженному схемой компаратора. Техническим результатом является обеспечение невосприимчивости схемы компаратора к изменению пороговых напряжений транзисторов и флуктуации напряжения общего режима входного сигнала, обеспечение высокой скорости работы компаратора, а также высокой скорости осуществления сигнала, поступающего на подложку, устройством отображения, кроме того, обеспечение сокращения сигнальных линий, подключенных к подложке, и повышение надежности устройства отображения. Схема компаратора, способная сравнивать два входных напряжения, содержит первый инвертер, на который поступает первое входное напряжение, причем первый инвертер имеет структуру, в которой транзистор Р-типа и транзистор N-типа соединены последовательно между двумя проводами питания, и второй инвертер, на который поступает второе входное напряжение, причем второй инвертер имеет структуру, идентичную структуре первого инвертера, причем, по меньшей мере, один из первого и второго инвертеров образован двухзатворными транзисторами, каждый из которых имеет два затворных контакта, и на один из затворных контактов каждого двухзатворного транзистора подается входное напряжение, и другой из затворных контактов подключен к выходу другого инвертера. 2 н. и 5 з.п. ф-лы, 23 ил.

Изобретение относится к технике аналогово-цифрового преобразования и может быть использовано в быстродействующих АЦП. Техническим результатом является увеличение быстродействия при сохранении малой потребляемой мощности покоя. Высокое быстродействие усилителя при разомкнутой цепи отрицательной обратной связи, при малом приращении входного сигнала над опорным и при сохранении малой потребляемой мощности покоя достигается за счет предварительного выравнивания потенциалов усилительных ветвей за счет включения выравнивающего транзисторного ключа, а затем при компарировании включения ускоряющих положительных обратных связей. 2 ил.

Изобретение относится к многопороговым цепям КМОП и к устройствам, функционирующим в активном и ждущем режимах. Интегральная цепь содержит мультипороговый триггер КМОП (МПКМОП), комбинирующий цепи КМОП с низким пороговым уровнем (LVT) с цепями КМОП с высоким пороговым уровнем (HVT). Цепи LVT составляют основную часть цепей тракта сигнала триггера для гарантии высокой производительности триггера. Триггер содержит далее цепи HVT для снижения токов утечки в цепях с низким пороговым уровнем, когда триггер находится в ждущем режиме. Представлены однофазный триггер и двухфазный триггер. Каждый из триггеров реализован с ведущим и ведомым регистрами. Данные хранятся в либо в ведущем, либо в ведомом регистре в зависимости от фазы или фаз сигналов синхронизации. В альтернативном случае перед ведущим регистром может быть включен мультиплексор для управления трактом входного сигнала в течение ждущего и активного режимов триггера и для обеспечения второго тракта входного сигнала для тестирования. 6 н. и 18 з.п. ф-лы, 10 ил.