Аналого-цифровое преобразование, цифро-аналоговое преобразование: .калибровка или испытание – H03M 1/10

Изобретение относится к области автоматики и вычислительной техники. Технический результат - упрощение конструкции устройства. Формирователь временных интервалов содержит блок регистров, блок коммутаторов, блок памяти, блок делителей частоты, блок формирователей команд, блок формирователей импульсов, генератор импульсов и делитель частоты, при этом формирователь команд блока содержит семь триггеров, два элемента ИЛИ и два инвертора, формирователь импульсов блока содержит триггер, делитель частоты и инвертор. 1 з.п. ф-лы, 3 ил.

Изобретение относится к электронике и может быть использовано в системах обработки аналоговых сигналов и, в частности, в быстродействующих аналого-цифровых преобразователях (АЦП). Технический результат - уменьшение погрешности преобразования АЦП за счет устранения расслоения смещения нуля по семплерам путем введения калибровки смещения нуля индивидуально для каждого семплера. N-разрядный комбинированный АЦП включает входной параллельный М-разрядный АЦП1, М-разрядный цифроаналоговый преобразователь (ЦАП1), устройство выборки и хранения (УВХ) и конвейерный (N-М+1)-разрядный АЦП2. М-разрядные АЦП1 и ЦАП1 используют общий последовательный резистивный делитель. УВХ с двойной выборкой, состоящее из усилителя и двух семплеров, формирует разностный сигнал входного напряжения АЦП и выходного напряжения ЦАП. Весь аналоговый тракт АЦП выполнен дифференциальным. В АЦП реализована индивидуальная калибровка смещения нуля для разных семплеров, для чего используют два идентичных ЦАПа калибровки и коммутатор, подающий на усилитель УВХ сигнал калибровки, соответствующий семплеру, находящемуся в режиме хранения, от одного из ЦАПов калибровки. При калибровке на вход УВХ подают нулевой дифференциальный сигнал с синфазным уровнем, равным или близким к синфазному уровню входного сигнала. 2 з.п. ф-лы, 4 ил.

Изобретение относится к электронике и может быть использовано при разработке быстродействующих аналого-цифровых преобразователей (АЦП). Технический результат - повышение точности калибровки N-разрядного комбинированного АЦП путем уменьшения погрешности преобразования АЦП за счет снижения влияния рассогласования параметров элементов с помощью калибровки. N-разрядный комбинированный АЦП содержит входной параллельный М-разрядный АЦП1 и М-разрядный цифроаналоговый преобразователь (ЦАП1), использующие общий последовательный резистивный делитель, источник опорного напряжения Vref, устройство выборки и хранения (УВХ) разностного сигнала входа АЦП и выходного напряжения ЦАП и конвейерный (М-М+1)-разрядный АЦП2. При калибровке вычисляют и загружают в ЦАП2к код калибровки C_R, а также коды C_Si калибровки каждого сегмента, используемые во время нормальной работы как аддитивные поправки к выходному коду АЦП, при этом за счет единичного коэффициента передачи первого каскада конвейера АЦП2 формируется близкий к нулю сигнал. В АЦП, использующих УВХ и АЦП2 с двойной выборкой, ЦАП2к и источник Vref2 сдвоенные и формируют напряжения Vref2A и Vref2B индивидуально для каждого из двух семплеров А и В. 6 н. и 2 з.п. ф-лы, 6 ил., 1 табл.

Изобретение относится к области радиоизмерений и предназначено для контроля работы аналого-цифровых преобразователей без применения специальных тестовых сигналов. Технический результат - повышение точности выявления возникающих искажений за счет выявления искажений до начала амплитудного ограничения. В основе изобретения лежит факт изменения среднего значения случайного процесса в результате его нелинейного преобразования. Случайный процесс с нулевым средним после прохождения устройства с монотонной нелинейной характеристикой изменяет свой спектральный состав таким образом, что в нем появляется постоянная составляющая, зависящая от степени выраженности нелинейности. Таким образом, технический результат достигается измерением и анализом среднего значения цифрового кода на выходе контролируемого аналого-цифрового преобразователя. Устройство для выявления нелинейных искажений содержит блок вычитания, блок измерения модуля среднего значения цифрового кода и блок принятия решений, в вариантном исполнении устройство состоит из блока измерения среднего значения цифрового кода и блока принятия решений. 4 н. и 2 з.п. ф-лы, 3 ил.

Изобретение относится к электронике и может быть использовано в микроэлектронных системах обработки аналоговых сигналов и, в частности, при разработке быстродействующих аналого-цифровых преобразователей (АЦП). Техническим результатом является уменьшение погрешности преобразования N-разрядного комбинированного АЦП за счет устранения влияния рассогласования параметров элементов на точность калибровки напряжения опорного источника и введения индивидуальной калибровки сегментов. АЦП включает в себя входной параллельный М-разрядный АЦП1 и М-разрядный цифро-аналоговый преобразователь (ЦАП), использующие общий последовательный резистивный делитель, подключенный к источнику опорного напряжения Vref, устройство выборки и хранения (УВХ) разностного сигнала входа АЦП и выходного напряжения ЦАП и конвейерный (N-М+1)-разрядный АЦП2. Также АЦП дополнительно включает ЦАП1к, подключенный к тем же отводам резистивного делителя, что и ЦАП. Дополнительный ЦАП1к совместно с ЦАП в режиме калибровки формирует разностные входные напряжения УВХ, соответствующие напряжениям сегментов. 3 н. и 4 з.п. ф-лы, 7 ил., 1 табл.

Изобретение относится к измерительной технике. Технический результат заключается в высокой точности осуществления заявленного способа при минимальных аппаратных и программных издержках. Заявленное устройство содержит источник входного сигнала, коммутатор аналогового сигнала, усилитель, аналого-цифровой преобразователь, управляющий вычислительный комплекс, введены также источник напряжения нуля и источник эталонного напряжения. Другой вариант - способ коррекция погрешностей аналого-цифрового преобразования включает аналого-цифровое преобразование исходного сигнала и отождествление его с эталонным сигналом, при этом перед началом эксплуатации (в процессе настройки) выполняют калибровку устройства в нормальных условиях, включающую измерение сигнала, соответствующего нулю, и измерение эталонного сигнала, полученные значения заносят в энергонезависимую память в виде кода нуля и кода эталонного значения, а измерения в процессе эксплуатации выполняют следующим образом: выполняют измерение поступающих сигналов по всем входам с последующей низкочастотной фильтрацией значений, полученных в цикле измерения, для уменьшения влияния помех в тракте измерения, в каждом цикле измерения определяют код коррекции нуля и коэффициент коррекции коэффициента усиления, после чего осуществляют коррекцию измерений по измерительным входам. 2 н.п. ф-лы, 2 ил.

Изобретение относится к технике машинного зрения и может быть использовано в видеокамерах и фотоаппаратах, предназначенных для регистрации изображений. Техническим результатом является сохранение точности компенсации при переключении АЦП на несколько источников сигналов, имеющих паразитные смещения потенциалов. Указанный результат достигается за счет того, что в известном устройстве схемы АЦП, содержащего дифференциальный усилитель (ДУ), схему тактируемой защелки (СТЗ) на выходе ДУ, счетчик на выходе СТЗ, первый запоминающий конденсатор (ЗК) для запоминания ошибок на входе ДУ, включенный первым выводом к источнику сигнала, вторым выводом - к инвертирующему входу ДУ, ключ, соединяющий во включенном состоянии выход ДУ с его инвертирующим входом, схему формирователя линейного ступенчато нарастающего сигнала (СФСНС), предложено ввести три ключа, опорный источник напряжения и второй ЗК, первый вывод которого соединен с инвертирующим входом ДУ, а ключи соответственно соединены: первый ключ со вторым выводом первого ЗК и инвертирующим входом ДУ, второй ключ с выходом ДУ и вторым выводом второго ЗК, третий ключ с вторым выводом второго ЗК и СФСНС к неинвертирующему входу ДУ подключить источник опорного напряжения. 2 ил.

Изобретение относится к области измерения и может быть использовано при метрологических исследованиях синусно-косинусных вращающихся трансформаторов. Достигаемым техническим результатом является расширение функциональных возможностей путем введения контроля погрешности самого устройства. Предложенное устройство содержит углозадающий узел (1), вращающийся трансформатор (2), аналого-цифровой преобразователь (3), цифровой индикатор (4) отображения информации, вычислительное устройство (5), монитор (6), цифроаналоговый преобразователь (7), источник (8) переменного напряжения, переключатель (9). На углозадающем узле (1) закреплен вращающийся трансформатор (2), сигнальные обмотки которого подключены к первому входу переключателя (9), а его выход подключен ко входу аналого-цифрового преобразователя (3), выход которого подключен к цифровому индикатору (4) отображения информации. Ко второму входу переключателя (9) подключен выход цифроаналогового преобразователя (7), вход опорного напряжения которого подключен к источнику (8) переменного напряжения, цифровой вход ЦАП (7) подключен к интерфейсу вычислительного устройства (5), видеовыход которого подключен к монитору (6). 1 ил.

Изобретение относится к области измерения и может быть использовано при метрологических исследованиях синусно-косинусных вращающихся трансформаторов. Техническим результатом является расширение функциональных возможностей путем обеспечения измерения погрешности при любом значении угла и наглядности отображения величины угла. В устройстве для измерения статической погрешности на углозадающем узле закреплен вращающийся трансформатор, сигнальные обмотки которого подключены через коммутатор к аналоговым входам преобразователя напряжение-код. Его цифровой выход подключен через регистр к адресной шине постоянного запоминающего устройства, информационная шина которой через буферный каскад подключена ко входам дешифратора, к выходу которого подключен цифровой индикатор отображения информации. 1 ил.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для проверки многоотсчетных преобразователей аналоговой величины в код. Достигаемый технический результат - повышение достоверности проверки преобразователя. Устройство содержит вычислительный блок, приемопередатчик, два дешифратора, блок программируемых периферийных адаптеров, блок регистров, блок цифровых компараторов, блок дешифраторов, блок формирователей импульсов, генератор импульсов, делитель частоты, триггер, проверяемый преобразователь. 1 ил.

Изобретение относится к измерительной технике и может быть использовано в информационно-измерительных системах. Техническим результатом является снижение сложности реализации при одновременном повышении точности и быстродействия. Способ коррекции погрешностей аналого-цифрового преобразования заключается в использовании процессов тестирования (непрерывного и периодического) и коррекции. Причем режим непрерывного тестирования корректируемого k-разрядного АЦП, осуществляемый 2^m раз, начинается с момента включения. Тестовый сигнал представляет собой ступенчатую функцию напряжения, отождествляемого с 2^m эталонными сигналами, кодовый эквивалент порядкового номера которых служит адресом ячеек памяти оперативно-запоминающего устройства (ОЗУ), в которые записывается выходной код тестируемого АЦП. В ходе непрерывного тестирования режим коррекции блокируется. Затем начинается этап коррекции погрешностей аналого-цифрового преобразования, характеризующийся чередованием двух циклов: анализа входного сигнала и периодического тестирования. При коррекции результатом аналого-цифрового преобразования исходного сигнала является код y₁, код m старших разрядов которого служит кодом первого эталонного сигнала U_э1 и адресом ячеек памяти ОЗУ, в которых записан результат аналого-цифрового преобразования первого эталонного сигнала Y₂, осуществленный ранее в ходе тестирования. Увеличение значения кода U_э1 на единицу приводит к формированию кода второго эталонного сигнала U_э2 и считывания из ячеек памяти ОЗУ результата аналого-цифрового преобразования второго эталонного сигнала Y₃, осуществленного ранее в ходе тестирования; скорректированный результат аналого-цифрового преобразования исходного сигнала вычисляют по формуле

Устройство реализации способа коррекции погрешностей аналого-цифрового преобразования содержит генератор тактовых импульсов (1), k-разрядный двоичный счетчик (2), блок управления (3), два m-элементных блока ключей (4, 13), m-разрядный ЦАП (5), коммутатор аналоговых сигналов (6), корректируемый k-разрядный АЦП (7), ОЗУ (2^m слова × k разряда), три k-разрядных регистра хранения (9, 15, 16), вычислитель (10), m-разрядный регистр хранения (11), m-разрядный сумматор (12), блок (14) m трехвходовых схем ИЛИ. 2 н.п. ф-лы, 6 ил.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для проверки многоотсчетных преобразователей аналоговой величины в код. Достигаемый технический результат - повышение достоверности проверки многоотсчетных преобразователей временных интервалов в код.

Способ характеризуется тем, что формируют периодически повторяющиеся совокупности взаимосвязанных временных интервалов в виде нескольких частично перекрывающихся отсчетов, формируют контрольные значения для каждой из совокупностей временных интервалов, формируют юстировочные константы в виде совокупности единичных и нулевых сигналов, определяют границы формируемых временных интервалов, проверяют сформированные юстировочные константы на соответствие заданным, изменяют заданные юстировочные константы в допустимых пределах рассогласования отсчетов, изменяют контрольные значения временных интервалов в соответствии с изменениями заданных юстировочных констант, определяют отсутствие ошибок рассогласования между измененными контрольными и выходными значениями временных интервалов. 2 ил.

Изобретение относится к контрольно-измерительным приборам системы безопасности и передатчикам управления технологическим процессом. Неисправности, которые могут возникнуть в электрической схеме, - это короткое замыкание между соседними входными штырьковыми выводами мультиплексора (МП), а также нарушение в работе аналого-цифрового преобразователя (АЦП), в котором один из бит цифрового сигнала застревает либо на высоком уровне, либо на низком уровне. Технический результат заключается в повышении надежности. Схема (200) содержит МП (204), АЦП (208) и процессор (216), который сравнивает последовательность (DM) цифровых выходных сигналов от АЦП (208) с последовательностью (217) нормальных диапазонов, которые соответствуют цифровым выходным сигналам, для выдачи выходного сигнала (219) ошибки, когда один из цифровых выходных сигналов находится за пределами своего нормального диапазона. 3 н. и 22 з.п. ф-лы, 8 ил.

Изобретение относится к области измерительной и вычислительной технике. Способ позволяет осуществить метрологическое испытание и аттестацию статических характеристик прецизионных АЦП путем перехода от прецизионных средств измерений к прецизионным методикам, при которых требования к образцовым средствам могут быть существенно снижены. Для этого способ заключается в том, что измерительный сигнал (ИС) периодического характера ослабляют для уменьшения шума квантования и смещают сигналом перемещения по всему динамическому диапазону испытываемого АЦП с шагом, номинальное значение которого близко к шагу квантования испытываемого АЦП, накапливая на каждом шаге локальную гистограмму кодов с испытываемого АЦП в области размаха измерительного сигнала, исключая коды на границах измерительного сигнала и затем суммируя число кодов, соответствующих каждому интервалу квантования испытываемого АЦП в общей гистограмме. При этом устройство содержит генератор измерительного сигнала, также введены управляемый аттенюатор, источник сигнала перемещения измерительного сигнала, схема перемещения измерительного сигнала, микроконтроллер и ЭВМ. 2 н. и 1 з.п. ф-лы, 3 ил.

Изобретение относится к электронике и может быть использовано в микроэлектронных системах обработки аналоговых сигналов и преобразования аналоговой информации в цифровую. Техническим результатом является уменьшение абсолютной погрешности преобразования и площади кристалла интегральных прецизионных АЦП последовательного приближения, а также повышение его быстродействия. Устройство содержит К - разрядный параллельный АЦП1 и К - разрядный ЦАП1 с общим последовательным резистивным делителем, низковольтный (N-K+1) - разрядный АЦП2 последовательного приближения, дополнительный низковольтный источник опорного напряжения VrefLV с калибруемым напряжением, меньшим напряжения питания АЦП2, схему формирования разностного сигнала входа АЦП и выхода ЦАП1, выполненную на паре противофазных ключей, блок управления с цифровой коррекцией ошибок АЦП1. Также раскрыт способ калибровки АЦП. 2 н. и 2 з.п. ф-лы, 7 ил., 3 табл.

Изобретение относится к измерительной технике, в частности к способам коррекции погрешностей аналого-цифрового преобразования и устройствам для их осуществления, и может быть использовано в информационно-измерительных системах. Техническим результатом является снижение сложности реализации при одновременном повышении точности и быстродействия. Устройство содержит генератор тактовых импульсов, n-разрядный двоичный счетчик, (n+1)-входовый элемент И, делитель на два, n-разрядный ЦАП, двухвходовый элемент ИЛИ, коммутатор аналоговых сигналов, корректируемый n-разрядный АЦП, оперативное запоминающее устройство, n-элементный блок ключей. Также раскрыт способ коррекции погрешностей аналого-цифрового преобразования, реализуемый данным устройством. 2 н.п. ф-лы, 5 ил.

Изобретение относится к измерительной технике, в частности к способам коррекции погрешностей аналого-цифрового преобразования (АЦП) для использования в информационно-измерительных системах. Техническим результатом является снижение сложности реализации при одновременном повышении точности и быстродействия. Способ коррекции погрешностей АЦП заключается в использовании тестирования и коррекции, причем с момента включения корректируемого n-разрядного АЦП (7) осуществляется его непрерывное тестирование в течение 2ⁿ тактов путем подачи на его вход тестового сигнала, сформированного высокоточным n-разрядным ЦАП (5), с последующим запоминанием (в оперативном запоминающем устройстве) (ОЗУ) (8) кода разности выходного кода АЦП (7) и кода номера такта по адресу выходного кода корректируемого n-разрядного АЦП (7). По завершении непрерывного тестирования осуществляются чередующиеся в течение одного такта процессы периодического тестирования и коррекции погрешностей АЦП (7), при этом в режиме коррекции выходной код АЦП (7) служит одновременно уменьшаемым кодом и адресом вычитаемого кода (в (n+1)-разрядном сумматоре) (9) - кода, записанного ранее в ОЗУ (8) в ходе режима тестирования, несущего информацию об отклонении реальной характеристики преобразования АЦП (7) от идеальной. Устройство также содержит генератор тактовых импульсов (1), n-разрядный двоичный счетчик (2), (n+1)-входовый элемент И (3), 2х(n+1)-входовый инвертирующий цифровой коммутатор (4), коммутатор аналоговых сигналов (6), элемент ИЛИ (10), делитель на два (11). 2 н.п. ф-лы, 6 ил.