Преобразование формы представления отдельных цифр – H03M 5/00

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Техническим результатом является повышение достоверности. Способ содержит этапы, на которых в каждом такте в области возможного появления информационного перепада формируют временной интервал, в течение которого разрешают запись информации или в первый счетчик импульсов по факту поступления информационного перепада и его изменения из положительной полярности в отрицательную, или во второй счетчик в случае изменения информационного перепада из отрицательной полярности в положительную, в момент окончания временного интервала анализируют состояния счетчиков и, если в первом счетчике записана логическая единица, а во втором - логический ноль, формируют бинарный сигнал положительной полярности, если в первом счетчике записан логический ноль, а во втором - логическая единица, формируют бинарный сигнал отрицательной полярности, в случае записи в любой из счетчиков более одного информационного перепада или отсутствия перепада формируют сигнал об ошибке информационного бита. 10 ил., 1 табл.

Группа изобретений относится к вычислительной технике и связи и может быть использована в локальных вычислительных сетях и внешних запоминающих устройствах. Техническим результатом является повышение достоверности приема. Устройство содержит блок синхронизации, блок выработки тактовых импульсов, блок обнаружения ошибок, блок преобразования канального кода. 2 н. и 6 з.п. ф-лы, 7 ил.

Изобретение относится к области обработки информации и может быть использовано при передаче данных по волоконно-оптическим линиям связи. Сущность способа состоит в том, что в качестве входных данных задается совокупность запрещаемых двоичных последовательностей, после чего строится таблица, которая содержит информацию о том, сколько блоков заданной длины оканчивается на заданную последовательность. Данная информация используется способом кодирования, который на вход получает номер блока данных, удовлетворяющего введенным запретам последовательностей, а на выходе выдает сам блок, соответствующий этому номеру; способ декодирования выполняет обратную задачу - по блоку восстанавливает его исходный номер. Построенная таблица позволяет вести построение закодированного блока данных бит за битом, начиная с самых старших битов; на каждой итерации способа определяется один из битов закодированного блока данных. Аналогично, на каждой итерации способа декодирования происходит уточнение итогового номера блока, поданного на вход декодера. Построенные с помощью предлагаемого способа закодированные блоки данных не содержат определенных запретных последовательностей и при этом имеют кодовую скорость, близкую к теоретическому максимуму и приближающуюся к нему при увеличении количества битов, обрабатываемых способом за один раз. Технический результат - более высокая кодовая скорость.

Изобретение относится к технике для промыслово-геофизических исследований скважин и предназначено для преобразования двоичного сигнала в пятиуровневый сигнал с поочередной сменой полярности импульсов в линии. Достигаемый технический результат - повышение пропускной способности канала связи. Способ преобразования двоичного сигнала в пятиуровневый сигнал заключается в том, что ноль во входных данных побитно передают в линию как ноль, а при поступлении во входных данных комбинации 10 или 11 задерживают первый единичный бит в триггере задержки и обнуляют его, задержанный бит подают на вход счетного триггера и, адресуясь значением выходного сигнала счетного триггера и значением второго бита комбинации, направляют задержанный бит на один из четырех входов пятиуровневого формирователя выходного сигнала, который при появлении на входах единичного бита выдает в линию импульсы. 3 ил.

Изобретение относится к способам и системам управления летательными аппаратами и может быть использовано на ракетах, использующих одновременно системы теленаведения и командного телеуправления. Достигаемый технический результат - расширение области применения технического решения за счет формирования двух командных сообщений. Способ кодирования электромагнитного излучения заключается в том, что между парами импульсов вводят третий импульс, величина временного интервала между вторым из пары и третьим импульсами определяет величину второго командного сообщения, при этом в сформированной последовательности импульсов минимальный интервал между вторым и третьим импульсами, а также между третьим и последующим первым из пары импульсами должна быть больше максимальной величины временного интервала между импульсами в парах. 2 н.п. ф-лы, 2 ил.

Изобретение относится к области передачи информации по проводным линиям и предназначено для использования в системах сбора и обработки информации охранных систем с их высокими требованиями к надежности каналов связи. Технический результат - исключении помех в сигнале на выходе интегратора в момент начала очередного информационного интервала и помех внутри устройства при отсутствии информационного сигнала. Способ демодуляции сигнала в манчестерском коде заключается в том, что информационный сигнал интегрируют и формируют четыре последовательности импульсов. В моменты появления импульсов третьей и четвертой последовательностей формируют уровни выходного бинарного сигнала, а затем формируют импульсы, обеспечивающие обнуление интегратора. 4 з.п. ф-лы, 2 ил.

Изобретение относится к области электросвязи, а именно к области криптографических устройств и способов проверки электронной цифровой подписи (ЭЦП). Технический результат - повышение производительности алгоритмов ЭЦП без снижения ее уровня стойкости. Способ генерации и проверки ЭЦП включает следующую последовательность действий: генерируют эллиптическую кривую (ЭК) над конечным полем в виде совокупности точек, каждая из которых определяется парой элементов конечного поля, формируют секретный ключ в виде многоразрядного двоичного числа k, по секретному ключу формируют открытый ключ в виде точки Р ЭК, принимают электронный документ (ЭД), в зависимости от принятого ЭД и от значения k формируют ЭЦП Q, формируют первую А и вторую В проверочные битовые строки, сравнивают их и при совпадении порядка следования единичных и нулевых битов в проверочных битовых строках А и В делают вывод о подлинности электронной цифровой подписи. Генерируют ЭК над векторным конечным полем. 4 з.п. ф-лы, 7 табл.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций, в частности процессов суммирования и вычитания, в позиционно-знаковых кодах. Техническим результатом является расширение функциональных возможностей. Способ логического дифференцирования аналоговых сигналов [n_i], где i 1,2, q, эквивалентных двоичному коду, включающий формирование в «i» разряде системы условно положительного +mi и условно отрицательных -mi аналоговых сигналов, которые принимают либо условно высокий или активный уровень, либо условно низкий или неактивный уровень, заключается в том, что систему положительного +m_i и условно отрицательного -m_i аналоговых сигналов в «i» разряде формируют одновременно посредством функций f₁(&)-И и f₂(&)-И из системы входных аналоговых сигналов n_i «i» разряда и n_i-1 «i-1» разряда, в которой предварительно при формировании положительного аналогового сигнала +m_i изменяют уровень аналогового сигнала n_i «i» разряда посредством функции f_i(&)-HE, а при формировании условно отрицательного аналогового сигнала -m_i изменяют уровень аналогового сигнала n_i-1 «i-1» разряда посредством функции f₂(&)-HE. 4 н.п. ф-лы, 6 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах. Техническим результатом является расширение функциональных возможностей устройства. Каждый разряд устройства в первом варианте реализации содержит логический элемент НЕ, три логических элемента И, логический элемент ИЛИ. 2 н.п. ф-лы, 9 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций, в частности процессов суммирования и вычитания, в позиционно-знаковых кодах. Техническим результатом является расширение функциональных возможностей. Устройство содержит четыре элемента И, два элемента ИЛИ, три элемента НЕ. 3 ил.

Устройство для приема и синхронизации кодированного сигнала относится к области вычислительной техники и предназначено для приема любого двухуровневого или трехуровневого дифференциального кодированного сигнала последовательного двоичного самосинхронизирующегося кода (ПДСК) с преобразованием в двухразрядный асинхронный кодированный сигнал IX(1:0) и последующим помехоустойчивым выполнением полной функции синхронизации этого сигнала с помощью входной непрерывной последовательности тактовых импульсов IC за счет помехоустойчивого формирования выходного синхронизированного кодированного сигнала ОХ(1:0), выходного синхросигнала OCX кодированного сигнала ОХ(1:0) и выходных синхросигналов начала паузы ОРС и паузы ОРХ и может быть использовано в качестве синхронного помехоустойчивого формирователя синхронизированного кодированного сигнала ОХ(1:0) и синхросигналов OCX, ОРС, ОРХ для любого двухуровневого или трехуровневого ПДСК. Технический результат - повышение помехоустойчивости устройства. Это достигается с помощью непрерывной последовательности входных тактовых импульсов IC за счет помехоустойчивого формирования выходного синхронизированного кодированного сигнала ОХ(1:0), выходного синхросигнала OCX кодированного сигнала ОХ(1:0) и выходных синхросигналов начала паузы ОРС и паузы ОРХ для любого двухуровневого или трехуровневого ПДСК с помощью заградительной фильтрации асинхронного кодированного сигнала IX(1:0) как помехи при длительности каждого изменения этого сигнала, не превышающей пороговой длительности P·Tic, где Р 1 - пороговое целое число, Tic - длительность периода тактовых импульсов IC. Устройство содержит триггеры, синхронный счетчик, приемник-преобразователь, регистр, элементы ИЛИ-НЕ, элемент задержки, элемент И, элементы И-НЕ, элементы ИЛИ, компараторы, входы дифференциального кодированного сигнала, тактовый вход, кодовый выход синхронизированного кодированного сигнала, выходы синхросигналов кодированного сигнала, начала паузы и паузы, кодовый вход порога обнаружения паузы и кодовый вход порога обнаружения синхросигнала кодированного сигнала. 1 ил.

Изобретение относится к информационно-измерительной технике и может быть использовано в автоматизированных системах контроля при измерении временных интервалов. Технический результат состоит в обеспечении удобства считывания результатов при одновременном упрощении устройства. Устройство преобразования времени в код содержит генератор импульсов (1), первый, второй, третий, четвертый и пятый элементы И (2, 9, 7, 13 и 15), счетчик импульсов (3), первый, второй и третий управляющие триггеры (4, 8 и 14), первый и второй элементы ИЛИ (5 и 11), элемент НЕ (6), группу (10) последовательно соединенных линий задержки и реверсивный счетчик импульсов (12). 2 ил.

Предлагаемым изобретением решается задача комплексного расширения функциональных возможностей декодера и обеспечение его помехоустойчивости с помощью непрерывной последовательности входных тактовых импульсов IC за счет помехоустойчивого формирования выходного синхронизированного сигнала OZ последовательного двоичного кода и выходных синхросигналов битовой синхронизации OCZ, паузы OPZ и начала паузы ОРС для кода RZ или ВТК с помощью заградительной фильтрации асинхронного трехуровневого кодированного сигнала Z(1:0) как помехи при длительности каждого изменения этого сигнала, не превышающей пороговой длительности P·Tic для Р 1, где Р - пороговое число, Tic - длительность периода тактовых импульсов IC. Декодер содержит триггеры (1-4), приемник-преобразователь (5), вход (6) трехуровневого кодированного сигнала, элементы ИЛИ-НЕ (7-9), синхронный счетчик (10), элементы ИЛИ (11-13), элемент задержки (14), элементы И (15-16), элементы Исключающее ИЛИ (17-18), регистр (19), компаратор (20), элементы И-НЕ (21-24), вход (25) выбора типа декодируемого трехуровневого кодированного сигнала, тактовый вход (26), кодовый вход (27) порога обнаружения паузы, кодовый вход (28) порога обнаружения синхросигнала, первый выход, являющийся выходом триггера (1) и синхронизированного сигнала OZ последовательного двоичного кода, и второй, третий и четвертый выходы, являющиеся соответственно выходами элемента (15), триггера (3) и элемента (9) и выходами синхросигналов битовой синхронизации OCZ, паузы OPZ и начала паузы ОРС соответственно. 1 ил.

Изобретение относится к информационно-измерительной технике и может быть использовано в автоматизированных системах контроля при измерении временных интервалов. Технический результат - обеспечение удобства считывания результатов при одновременном упрощении устройства. Устройство преобразования времени в код содержит генератор импульсов, первый, второй, третий, четвертый и пятый элементы И, счетчик импульсов, первый, второй и третий управляющие триггеры, первый и второй элементы ИЛИ, элемент НЕ, группу последовательно соединенных линий задержки и реверсивный счетчик импульсов. 2 ил.

Изобретение относится к вычислительной технике. Его использование в системах передачи цифровой информации позволяет получить технический результат, заключающийся в уменьшении времени передачи информации и упрощении схемы преобразователя кода. Преобразователь бинарного кода в фазоманипулированный код содержит: элемент (15) ИЛИ-НЕ, элементы (11, 12) ИЛИ. Технический результат достигается благодаря тому, что введены: RS-триггер (1), счетчик (6), элементы (7-9) И-НЕ, элемент (10) ИЛИ-НЕ, мажоритарный элемент (13) и инвертор (16). 2 ил.

Изобретение относится к области вычислительной техники и предназначено для приема цифрового дифференциального сигнала последовательного самосинхронизирующегося кода RZ с преобразованием в выходной сигнал последовательного двоичного кода и асинхронный сигнал битовой синхронизации с последующим помехоустойчивым формированием выходных синхросигналов битовой синхронизации, начала паузы и паузы с помощью входной непрерывной последовательности тактовых импульсов. Техническим результатом является расширение функциональных возможностей декодера и повышение его помехоустойчивости. Устройство содержит приемник-преобразователь, двоичный счетчик, элементы И, элемент И-НЕ, элементы ИЛИ-НЕ, цифровой компаратор, триггеры, двухразрядный сдвиговый регистр, входы первой и второй компонент цифрового дифференциального сигнала, начального сброса, тактовый, Логической «1», кодовые входы порога обнаружения паузы и программирования положения начала синхросигнала битовой синхронизации относительно начала асинхронного сигнала битовой синхронизации, четыре выхода. 1 ил.

Изобретение относится к области вычислительной техники для приема дифференциального двухуровневого кодированного сигнала двоичного последовательного самосинхронизирующегося кода с преобразованием в двухразрядный цифровой сигнал и последующим помехоустойчивым выполнением полной функции синхронизации этого сигнала с помощью входной непрерывной последовательности тактовых импульсов. Технический результат заключается в повышении помехоустойчивости за счет помехоустойчивого формирования выходного синхронизированного сигнала и выходных синхросигналов битовой синхронизации, начала паузы и паузы с заградительной фильтрацией, синхронизации двухразрядного цифрового сигнала двухуровневого кода 1В2В как помехи при длительности каждого изменения этого сигнала, не превышающей пороговой длительности P·Tic для Р 2, где Р - пороговое число, Tic - длительность периода тактовых импульсов. Устройство содержит приемник-преобразователь (6), входы (19, 20) первой и второй компонент дифференциального двухуровневого кодированного сигнала, триггеры (1-5), элементы И-НЕ (7, 8), И (21-24), ИЛИ (15-17), ИЛИ-НЕ (11-13), элементы Исключающее ИЛИ (9-10), асинхронный элемент задержки (14) и тактируемый элемент задержки (27), тактовый вход (18) и четыре выхода. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Техническим результатом является уменьшение времени передачи информации и упрощение схемы преобразователя кода. Устройство содержит генератор импульсов, счетный триггер, D-триггеры, RS-триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И-НЕ, элемент И, счетчики, элементы ИЛИ, входную и выходную информационные шины, шину выходных тактовых импульсов. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Технический результат - уменьшение времени передачи информации и упрощение схемы. Преобразователь кода содержит счетный триггер (1), шину разрешения преобразования (2), шину тактовых импульсов (3), входную (4) и выходную (5) информационные шины, регистр сдвига (6), шину питания (7), два элемента И-НЕ (8), (9), элемент ИЛИ (10), элемент ИЛИ-НЕ (11), инвертор (12), мажоритарный элемент (13) и шину выходных тактовых импульсов (14). R-вход счетного триггера (1) подключен к шине разрешения преобразования (2) и к первому и второму входам элементов ИЛИ-НЕ (11) и ИЛИ (10) соответственно. Выход элемента ИЛИ-НЕ (11) соединен с выходной информационной шиной (5), а второй вход - с прямым выходом счетного триггера (1), тактовый вход которого подключен к первому входу элемента ИЛИ (10), к первому входу и выходу мажоритарного элемента (13) и к шине выходных тактовых импульсов (14). Второй вход мажоритарного элемента (13) соединен с шиной тактовых импульсов (3) и С-входом регистра сдвига (6), D-вход которого подключен к шине питания (7), а R-вход - к выходу элемента ИЛИ. Выход первого и третьего разрядов регистра сдвига (6) соединены с первым входом первого элемента ИЛИ-НЕ (8) и входом инвертора (12) соответственно. Второй вход первого элемента ИЛИ-НЕ (8) соединен с входной информационной шиной (4), а выход - с первым входом второго элемента ИЛИ-НЕ (9), второй вход которого подключен к выходу инвертора (12). Выход второго элемента ИЛИ-НЕ (9) соединен с третьим входом мажоритарного элемента (13). 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Технический результат - повышение помехоустойчивости. Преобразователь кода содержит блок формирования кода, блок преобразования кода, линию связи, блок восстановления кода, блок приема кода. Выходы блока формирования кода соединены с соответствующими входами блока преобразования кода, выходы которого через линию связи соединены с соответствующими входами блока восстановления кода, выходы которого соединены с соответствующими входами блока приема. 4 ил.

Изобретение относится к кодированию командных сообщений в многоканальных линиях связи и может быть использовано для наведения управляемых ракет на цель. Достигаемый технический результат - повышение точности кодирования за счет исключения формирования ложных командных сообщений. Способ кодирования электромагнитного излучения, при котором формируют многоканальные команды с времяимпульсной модуляцией в виде последовательности пар импульсов, характеризуется тем, что минимальное значение величины периода повторения пар импульсов должно быть больше удвоенного значения максимальной величины временного интервала между импульсами в парах, причем формируют последовательности пар импульсов в виде пачек, каждая из которых содержит не менее двух пар импульсов с равными временными интервалами между импульсами в парах. Устройство кодирования содержит передатчик, генератор импульсов, коммутатор и N идентичных каналов, в каждый из которых входит задатчик командных сообщений, шифратор, управляемый генератор импульсов. 2 н.п. ф-лы, 4 ил.

Изобретение относится к вычислительной технике и может быть использовано для приема и преобразования цифрового дифференциального сигнала. Технический результат заключается в комплексном расширении функциональных возможностей устройства за счет преобразования входного цифрового дифференциального сигнала в выходной сигнал приема бита кода и формирования выходных синхросигналов паузы с длительностью, кратной целому числу длительности TIC, начала паузы длительности TIC, и битовой синхронизации длительности TIC с помощью входной непрерывной последовательности тактовых импульсов IC с периодом TIC. Для этого приемник содержит приемник-преобразователь, двоичный счетчик, три элемента И, два элемента НЕ, элемент И-НЕ, четыре триггера, кодовый вход обнаружения паузы, тактовый вход, входы первой и второй компонент цифрового дифференциального сигнала и четыре выхода. 1 ил.

Изобретение относится к вычислительной технике. Техническим результатом является расширение функциональных возможностей. Устройство содержит D-триггер, первый и второй счетчики, элемент задержки, инвертор. 1 ил.

Изобретение относится к устройствам для передачи данных и может быть использовано в синхронных телекоммуникационных системах. Технический результат - повышение скорости передачи данных. Устройство содержит подключенные к противоположным сторонам линии связи блоки передачи и приема данных. Блок передачи данных содержит блок стаффинга и скремблер, блок приема данных - дескремблер и блок дестаффинга. Технический результат достигается благодаря одновременному распознаванию блоками передачи и приема данных в скремблированном потоке битов определенных кодов, которые формируются в случайные (заранее не известные) моменты времени. Эти моменты, во-первых, служат ориентирами при сортировке битов, принадлежащих разным каналам, и, во-вторых, используется для синхронной установки генераторов псевдослучайных последовательностей битов скремблера и дескремблера в одинаковые состояния. Таким образом, из потока данных исключаются служебные биты разделения потока по каналам и служебные информационные кадры, предназначенные для кодовой синхронизации дескремблера со скремблером. 2 з.п. ф-лы, 16 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей, из-за обеспечения преобразования входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки за счет использования кода с обязательной сменой уровня в начале каждого битового интервала, при этом логические ноль с меньшей длительностью и единица с большей длительностью битового интервала принимают на время этого интервала высокий или низкий уровень сигнала. Преобразователь кода содержит формирователь импульса по фронту и срезу (1), информационные вход (2) и выход (3), десятичный счетчик-делитель (4), счетчик (5), тактовые вход (6) и выход (7). 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Техническим результатом является расширение функциональных возможностей. Преобразователь кода входной самосинхронизирующейся последовательности импульсов в бинарный код с сигналом стробирования слова содержит элемент ИЛИ-НЕ, два счетчика, счетный триггер с R-входом, выход второго разряда которого является выходом стробирования преобразователя. 2 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в преобразовании входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки, формировании преобразователем кода сигнала стробирования слова, что расширяет функциональные возможности. Преобразователь кода содержит RS-триггеры (1-3, 8), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (4), элемент ИЛИ-НЕ (9), инвертор (10), формирователь импульса по фронту и срезу (11), счетчики (12, 13), формирователь импульса по фронту (14), элемент И (15), элемент ИЛИ (16), информационный (5) и тактовый (17) входы, информационный (6), тактовый (7) и стробирования (18) выходы. 2 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей из-за формирования на выходе преобразователя сигнала логического нуля в режиме ожидания, формирования на выходе преобразователя информационных посылок определенной длины, формирования на выходе самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки. Преобразователь кода содержит RS-триггер (1), тактовый вход (2) и выход (3), регистр (4), счетчик (5), формирователь импульсов (6), элемент ИЛИ (7), группу информационных входов (8), вход начальной установки (9), вход пуска (10). 2 ил.

Изобретение относится к вычислительной технике. Технический результат - расширение функциональных возможностей, а именно: преобразование входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки. Преобразователь биимпульсного кода в бинарный код содержит информационный вход 1, соединенный с входом формирователя 2 импульсов и информационным входом D-триггера 3, тактовый вход которого соединен с выходом триггера 4, а выход - с информационным выходом 5 устройства, счетчик 6 и элемент 7 задержки. В качестве триггера 4 использован RS-триггер, а в качестве формирователя 2 импульсов - формирователь импульсов по фронту, выход которого соединен с R-входами RS-триггера 4 и счетчика 6, тактовый вход которого соединен с тактовым входом 8 устройства, а выход второго разряда - с S-входом RS-триггера 4, выход которого соединен с входом элемента 7 задержки, выход которого соединен с тактовым выходом 9 устройства. 1 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей путем формирования на выходе преобразователя сигнала логического нуля в режиме ожидания, формировании на выходе самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки, формировании на выходе преобразователя информационных посылок определенной длины. Преобразователь кода содержит Т-триггеры (1, 3, 9, 10), регистр (5), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (6), элемент ИЛИ-НЕ (7), счетчик (8), формирователь импульсов по фронту (11), RS-триггер (12), тактовый (2), группу информационных (13), пуска (14) входов, информационный (4) выход. 2 ил.