Преобразование кода, в котором информация представлена заданной последовательностью цифр или числом, в код, где та же информация представлена последовательностью цифр или числом, отличными от заданных: ..преобразование в коды в остатках или из них – H03M 7/18

Изобретение относится к вычислительной технике, в частности к модулярным спецпроцессорам, функционирующим в полиномиальной системе классов вычетов и способным сохранять работоспособное состояние при возникновении ошибки за счет реконфигурации структуры. Техническим результатом является повышение скорости преобразования. Устройство содержит вход запуска устройства, группу сдвиговых регистров, блок синхронизации, выход устройства, блоки трехвходовых элементов И, сумматор по модулю два, группу информационных входов, группу управляющих входов устройства, группу блоков расчета ортогональных базисов, каждый из которых содержит блоки памяти, сумматор по модулю, регистр, преобразователь индекс-элемент, умножитель. 2 ил., 2 табл.

Изобретение относится к вычислительной технике. Технический результат заключается в сокращении объема оборудования. Он достигается тем, что устройство для формирования остатка по произвольному модулю от числа содержит первый и второй регистры, группу блоков элементов «И», блок сумматоров по модулю и элемент задержки, при этом в него введены (К-1) сумматоров по модулю, на вторые информационные входы которых подается код модуля, на первый информационный вход первого сумматора по модулю и на второй информационный вход группы блоков элементов «И» подается код числа «1», выход i-го сумматора по модулю соединен со вторым информационным входом группы блоков элементов «И» и со сдвигом на один разряд в сторону старших с первым информационным входом i+1 сумматора по модулю, где i=1, , K-2, выход К-1 сумматора по модулю соединен со вторым информационным входом группы блоков элементов «И». 2 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для формирования кодовых последовательностей. Техническим результатом является повышение производительности выполнения операции формирования остатка по заданному модулю для потока чисел путем конвейеризации процесса вычисления частичных и итоговых остатков на основе предварительно вычисленных значений первичных остатков. Устройство для формирования остатка по заданному модулю содержит Т блоков формирования частичных остатков с информационным входом на n разрядов, входом первичных остатков на (n-р-1)·(р+1) разряд, входом инициализации, синхровходом и выходом на (p+q) разрядов соответственно, два параллельных (р+2)- и (р+1)-разрядных регистра с синхровходом, входом и выходом данных соответственно, мультиплексор с двумя входами данных, управляющим входом и выходом, компаратор с двумя входами и выходом, блок вычитания с входами уменьшаемого и вычитаемого, а также с выходом разности. 1 з.п. ф-лы, 2 ил., 1 табл.

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах для преобразования двоичных кодов в коды системы остаточных классов (СОК). Техническим результатом является увеличение разрядности преобразуемых в СОК двоичных кодов. Устройство содержит входной регистр, коммутатор, мультиплексор, схему коррекции, два сумматора по модулю, два регистра для фиксации промежуточных результатов суммирования по модулям, три выходных регистра. 1 ил.

Изобретение относится к вычислительной технике, в частности к модулярным спецпроцессорам (СП), функционирующим в полиномиальной системе классов вычетов (ПСКВ) и способным сохранять работоспособное состояние при возникновении ошибки за счет реконфигурации структуры.

Техническим результатом является расширение функциональных возможностей, за счет возможности вычисления значений ортогональных базисов при возникновении отказов вычислительных трактов по модулю p_i(z) и их исключении из процесса преобразования модульного кода ПСКВ в двоичный позиционный код. Устройство содержит вход (1) запуска устройства, группу сдвиговых регистров (2), блок (3) синхронизации, выход (4) устройства, группу блоков (5) расчета ортогональных базисов, блоки (6) трехвходовых элементов И, сумматор (7) по модулю два, группу информационных входов (8), группу управляющих входов (9) устройства, группу синхровходов (10), группу управляющих входов (11), при этом группа блоков расчета ортогональных базисов содержит первый блок памяти (12), умножитель (13), второй блок памяти (14), умножитель (15), регистр 16, выход регистра (17). 2 ил., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения модулярных нейрокомпьютеров, функционирующих в симметричной системе остаточных классов. Техническим результатом является уменьшение аппаратной сложности. Заявленная нейронная сеть содержит блок нейронной сети конечного кольца формирования старшего коэффициента обобщенной позиционной системы счисления, блок сдвига полярности, блок определения ошибки, шины «есть ошибки» и «нет ошибки». 3 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей и в криптографических приложениях. Техническим результатом является повышение быстродействия. Устройство содержит блок формирователей частичных остатков по модулю, блок умножителей по модулю и блок сумматоров по модулю. 3 н.п. ф-лы, 3 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей и в криптографических приложениях. Техническим результатом является расширение функциональных возможностей устройства за счет обеспечения формирования неполного частного. Устройство содержит (n-k+1) сумматоров, (n-k+1) мультиплексоров, регистр и элемент задержки. 1 ил.

Вычислительное устройство относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигнала и в криптографических приложениях. Техническим результатом является расширение функциональных возможностей устройства за счет обеспечения формирования неполного частного. Устройство содержит 2n-2 сумматоров и n-1 мультиплексоров. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для формирования кодовых последовательностей. Техническим результатом является повышение быстродействия путем сокращения количества выполняемых операций за счет увеличения основания преобразования числа. Устройство содержит блоки формирования частичных остатков, умножители по модулю, блок распределения коэффициентов, сумматор по модулю. 2 н.п. ф-лы, 2 ил.

Изобретение относится к вычислительной технике и может быть использовано в устройствах преобразования чисел из полиномиальной системы классов вычетов в позиционный код. Техническим результатом является повышение быстродействия преобразования и расширение функциональных возможностей устройства за счет обеспечения коррекции ошибки. Устройство содержит сдвиговый регистр, блок синхронизации, блок памяти констант, группу элементов И, позиционный накапливающий сумматор, блок обнаружения ошибки, блок хранения данных, корректирующий сумматор по модулю два. Блок обнаружения ошибки выполнен в виде трехслойной нейронной сети. 1 з.п. ф-лы, 2 ил., 5 табл.

Изобретение относится к вычислительной технике и, в частности, к модулярным спецпроцессорам (СП), функционирующим в полиномиальной системе классов вычетов (ПСКВ) и способным сохранять работоспособное состояние при возникновении ошибки за счет реконфигурации структуры. Технический результат - возможность вычисления значений ортогональных базисов при возникновении отказов вычислительных трактов по модулю p_i(z) и их исключении из процесса преобразования модулярного кода ПСКВ в двоичный позиционный код. Технический результат достигается за счет ввода в конструкцию группы блоков расчета ортогональных базисов и сумматора по модулю два. Устройство содержит вход (1) запуска устройства, группу сдвиговых регистров (2), блок (3) синхронизации; выход (4) устройства, группу блоков (5) расчета ортогональных базисов, блоки (6) трехвходовых элементов И, сумматор (7) по модулю два, группу информационных входов (8), группу управляющих входов (9) устройства. 1 з.п. ф-лы, 2 ил., 1 табл.

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах, функционирующих в системе остаточных классов (СОК), а также технике связи для передачи информации кодами СОК. Технический результат изобретения - сокращение объема оборудования и повышение быстродействия при преобразовании числа из СОК в позиционный код. Для этого устройство содержит группу постоянных запоминающих устройств, группу регистров, разрядно-параллельный сумматор по модулю. 1 ил.

Изобретение относится к области вычислительной техники и может быть использовано в системах связи и обработки информации, функционирующих в системе остаточных классов. Технический результат заключается в снижении аппаратурных затрат преобразователя чисел из системы остаточных классов в позиционную двоичную систему счисления. Поставленная цель достигается за счет последовательного вычисления всех цифр искомого представления числа, что позволяет сократить общий объем ПЗУ устройства и исключить сумматор большой разрядности. 3 ил., 1 табл.

Заявленное изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерах. Техническим результатом является повышение скорости преобразования, уменьшение объема оборудования и расширение функциональных возможностей устройства, а именно, определение: абсолютных величин числа, переполнения машинного диапазона, определения знака числа и сравнение чисел. Для этого сеть содержит три нейронные сети конечного кольца (НСКК), первая нейронная сеть осуществляет операцию сложения разрядов чисел, вторая нейронная сеть осуществляет операцию умножения, а третья нейронная сеть осуществляет определение позиционных характеристик непозиционного входного кода. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей. Техническим результатом является повышение быстродействия преобразования. Указанный результат достигается за счет того, что устройство содержит входной регистр, генератор гармонического сигнала, управляемые фазовращатели, измеритель фазы гармонического сигнала, шифратор. 1 ил.

Устройство относится к вычислительной технике, предназначено для деления числа в модулярной системе счисления (МСС) на одно из ее оснований и может быть использовано в цифровых вычислительных устройствах. Техническим результатом является повышение быстродействия выполнения операции деления числа в модулярном коде на основание системы счисления. Технический результат достигается за счет того, что устройство содержит регистр модулярного кода числа, (N-1) табличный вычислитель (N - число оснований МСС), устройство преобразования модулярного кода в полиадический код, сумматор (N-1) чисел по модулю p_N (p_N - N-e основание МСС, на которое осуществляется деление). 1 ил.