формирователь серий импульсов

Формула изобретения

Формирователь серий импульсов, содержащий двоичный счетчик и регистр памяти, выходы которых соединены с входами соответствующих элементов сравнения кодов, злемент И, элемент ИЛИ, отличающийся тем, что введены двухтактный триггер и элемент И-НЕ, входы которого соединены с выходами элементов сравнения кодов, а выход подключен к первому входу элемента И, одному входу элемента ИЛИ и D-входу двухтактного триггера, С₁ и С₂ входы которого соединены соответственно с выходом элемента ИЛИ и другим входом элемента ИЛИ, являющимся первым входом формирователя серии импульсов, вторым входом и выходом которого являются соответственно второй вход и выход элемента И, третий вход которого соединен с Q-выходом двухтактного триггера и R-входом двоичного счетчика, вход "+1" которого подключен к выходу элемента И.

Описание изобретения к патенту

Изобретение относится к программно-временным устройствам систем управления и может найти применение в различных отраслях техники.

Известно устройство, часть которого может работать в режиме формирователя серий импульсов, состоящая из датчика кода длины серии, двоичного счетчика импульсов, блока сравнения кодов, переключателя и выходного ключа (1). Известное устройство не обеспечивает независимости заданной длины серии от длительности управляющего сигнала.

Известно также устройство, состоящее из регистра памяти, кодера, двоичного счетчика импульсов, блока сравнения кодов, выходного ключа, однотактного D триггера и двух схем ИЛИ. Для реализации независимости заданной серии импульсов от длительности управляющего сигнала переключатель должен состоять из однотактного D- триггера и двух схем ИЛИ, что усложняет схемы. Это приводит к повышению энергопотребления и снижению надежности, а также ухудшению динамических характеристик.

Целью изобретения является упрощение схемы, снижение энергопотребления, повышение надежности и повышение динамических характеристик при возможности формирования серий, содержащих различное предварительно заданное число импульсов, а также независимости длительности серии (числа импульсов) от длительности запускающего импульса.

Поставленная цель достигается тем, что в качестве переключателя применен двухтактный D- триггер, причем выход схемы И-Не подключен к одному из входов схем И и ИЛИ к входу триггера, а второй вход схемы ИЛИ подключен к одному из входов формирователя серий и входу C₁ триггера, а выход схемы ИЛИ подключен к входу C₂ триггера, при этом второй вход формирователя серий подключен ко второму входу схемы И, а выход Q триггера подключен к третьему входу схемы И и к входу R двоичного счетчика импульсов, причем выход схемы И подключен к суммирующему входу +1 двоичного счетчика импульсов и выходу формирователя серий.

Использование двухтактного D-триггера позволяет сократить сложность схемы формирователя, а следовательно, сократить энергопотребление, повысить надежность и динамические характеристики устройства.

Использование двухтактного D-триггера совместно со схемой ИЛИ в ограничителе серий, предопределяющих упрощение схемы формирователя, в других технических решение не обнаружено.

На чертеже приведены схемы формирователя серий импульсов.

Формирователь серий импульсов содержит блок задания серии (число импульсов), состоящий из регистра памяти RG, двоичного счетчика импульсов CT2, поразрядных схем сравнения (=) и схемы И-НЕ; ограничителя серии импульсов, состоящего из двукратного D триггера и схемы ИЛИ; выходного ключа И, припускающего импульсы от внешнего генератора от входа к выходу формирователя серий.

Выход блока задания серии (схемы И-НЕ) подключен к одному из входов выходного ключа (схема И), одному из входов схемы ИЛИ и входу D триггера. Ко второму входу схемы ИЛИ и входу C₁ триггера подключен один из входов формирователя серий (Bx2), на который подается управляющий (запускающий) сигнал. Выход переключателя (выход Q триггера) подключен ко второму входу выходного ключа (схемы И), к третьему входу которого подключен второй вход формирователя серий (Bx1), на которой поступают импульсы от внешнего генератора. Выход переключателя подключен также к обнуляющему входу (R) счетчика импульсов CT₂, суммирующий вход которого (+1) подключен к выходу формирователя серий (Вых). Выходные импульсы (серия) снимаются с выхода Вых.

Формирователь серий импульсов работает следующим образом.

Необходимая серия импульсов (число импульсов) задается посредством двоичного кода на регистр памяти RG, с прямых выходов которого (1,2,4,8) поразрядно подается на схемы сравнения (=). На эти же схемы сравнения подается поразрядно двоичный код, снимаемый с прямых выходов (1,2,4,8) двоичного счетчика СТ2. В исходном состоянии счетчик СТ2 обнулен, поэтому на выходах части или всех схем сравнения (=) имеют место нулевые логические сигналы, а на выходе схемы И-НЕ- единичный логический сигнал. Начало формирования серии импульсов задается подачей пускового сигнала на вход Bx2 схемы и далее на синхровход C₁ и через схему ИЛИ на синхровход C₁ триггера Т. В исходном состоянии схемы триггера Т находится в состоянии Q= 0,, поэтому на одном из входов схемы И, соединенном с выходом Q триггера Т, имеется сигнал логического "0". Схема И, выполняющая функцию выходного ключа, на выходе имеет сигнал логического "О", т.е. ключ закрыт и импульсы, поступающие на него от внешнего генератора импульсов через вход Bx1 схемы, не пропускаются на выход Вых схемы.

Сигнал логической "1" со схемы И-НЕ в исходном состоянии подан на вход D и через схему ИЛИ на выход C₁ триггера, в результате чего он подготовлен к переключению.

При подаче пускового сигнала на входы C₁ и C₂ через вход схемы Bx2 триггер Т переключается в состояние Q=1, , ключ (схема И) открывается и импульсы от входа Bx1 передаются на выход схемы. Одновременно сигнал логической "1" с выхода Q триггера подается на установочный вход R счетчика СТ2, позволяя осуществить режим счета. Выходные импульсы от схемы И подаются на суммирующий вход (+1) счетчика СТ2, подсчитывающий выходные импульсы. Когда двоичный код числа подсчитываемых импульсов на выходе счетчика СТ2 совпадает с двоичным кодом заданного числа импульсов в серии и записанного в регистре памяти, на выходе элементов сравнения (=) появятся сигналы логических "1", а на выходе схемы И-НЕ появится сигнал логического "0". Ключ (схема И) закрывается и передача импульсов от входа BxI на Вых и счетчик прекращается. Одновременно сигнал логического "0" подается на схему ИЛИ и, если снят пусковой сигнал с входа Bx2, что приводит к появлению сигнала C₁=0, триггер Т переключается в состояние Q 0,. До этого момента сигнал Bx2=0 (C₂ 0) не имеет возможности возвратить триггер в исходное состояние, так как имеется сигнал C₁= 1 (через схемы ИЛИ от выхода схемы И-НЕ). После переключения триггера сигнал логического "0" подается на вход R счетчика СТ2, который обнуляется. Текущий и записанный двоичные коды становятся различными и на входе ключа (схемы И) вновь появляется сигнал логической "I"; но он не открывается, так как на другом его входе имеется сигнал G0. Серия ограничена и схема готова к формированию повторной серии импульсов при поступлении повторного пускового сигнала.

Если пусковой сигнал не снят до окончания серии, то при окончании подсчета импульсов и появлении сигнала логического "0" на выходе схемы И-НЕ, ключ (схема И) закрывается. Поступление импульсов на счетчик СТ2 прекращается, но триггер Т остается в состоянии G= 1 и , так как на входе C₁ сохраняется сигнал C₁ -=1 через схему ИЛИ от сигнала Bx2=1. При этом сигнал R₁=1 счетчика СТ2 не позволяет ему возвратиться в обнуленное состояние. Двоичные коды сохраняются в совпадающем состоянии, а ключ (схема И) в закрытом состоянии. После снятия пускового сигнала на входах схемы ИЛИ устанавливаются нулевые логические сигналы и триггер Т переключается в состояние Q 0, . Счетчик СТ2 обнуляется и схема возвращается в исходное состояние. Следовательно, заданная серия импульсов отрабатывается полностью вне зависимости от длительности пускового сигнала.

Включение формирователя серии осуществляется во время паузы между импульсами, что предотвращает искажение длительности первого импульса, формирователь серии импульсов может быть собран из отдельных интегральных схем или изготовлен в виде единой микросхемы повышенной степени интеграции как специальная функциональная микросхема.