устройство защиты информации

Формула изобретения

Устройство защиты информации, содержащее исполнительный орган, стабилитрон, резисторы и транзистор типа n-р-n, коллектор которого соединен с первым резистором, эмиттер - с шиной питания "минус", а база - через второй резистор с шиной питания "минус", отличающееся тем, что введены источник стабильного тока, подключенный между шиной питания "плюс" и катодом стабилитрона, анод которого соединен с базой транзистора типа n-р-n, диод и формирователь сигнала "запрет работы памяти", а исполнительный орган выполнен в виде биполярного р-n-р транзистора, причем последовательно с первым резистором установлены диод и третий резистор, образующие цепь базового управления биполярного р-n-р транзистора, к катоду диода подключена база биполярного р-n-р транзистора, соединенная через четвертый резистор с коллектором биполярного р-n-р транзистора, являющимся выходом устройства, подключенным к шине питания микросхем памяти, а эмиттер биполярного р-n-р транзистора соединен с шиной питания "плюс", при этом формирователь сигнала "запрет работы памяти" выполнен из первого и второго транзисторов, первого и второго конденсаторов, первого, второго и третьего резисторов и диода, причем база первого транзистора формирователя сигнала "запрет работы памяти" через параллельно включенные первый резистор и первый конденсатор соединена с коллектором транзистора типа n-р-n, коллектор первого транзистора формирователя сигнала "запрет работы памяти" предназначен для подачи на него сигнала "сброс" через параллельно соединенные второй резистор и диод, анод которого подключен к коллектору первого транзистора формирователя сигнала "запрет работы памяти", к базе второго транзистора формирователя сигнала "запрет работы памяти" и через второй конденсатор - к шине питания "минус", при этом эмиттер второго транзистора является выходом сигнала "запрет работы памяти" и соединен через третий резистор с шиной питания "плюс", а коллектор второго транзистора и эмиттер первого транзистора формирователя сигнала "запрет работы памяти" подключены к шине питания "минус".

Описание изобретения к патенту

Изобретение относится к автоматике и может быть использовано в устройствах контроля за состоянием источников питания.

Известно УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИЗМЕНЕНИЯ НАПРЯЖЕНИЯ ПИТАНИЯ (по а.с. СССР 720605 от 10.04.78, МПК Н 02 Н 3/24), содержащее мост из резисторов и стабилитронов, в диагональ которого включен база-эмиттер транзистора, однако там не предусмотрено отключение потребителя от источника питания.

Известно УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ПРИ ВЫХОДЕ НАПРЯЖЕНИЯ ЗА ПРЕДЕЛЫ ДОПУСКОВ (Патент ЧССР 137555, МПК Н 02 Н 3/24), содержащее поляризованное реле с нейтральным контактом. Однако такое устройство характеризуется малым быстродействием и недостаточной точностью и надежностью.

Известно УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ОТ ИЗМЕНЕНИЯ НАПРЯЖЕНИЯ ПИТАНИЯ (по а.с. СССР 917252, МПК Н 02 Н 3/24). Однако такое устройство также характеризуется недостаточным быстродействием и недостаточной точностью и надежностью ввиду использования реле в исполнительном органе.

Известен также СИГНАЛИЗАТОР ИСЧЕЗНОВЕНИЯ НАПРЯЖЕНИЯ (по а. с. СССР 1354323, МПК Н 02 Н 3/24), который характеризуется также пониженными быстродействием и надежностью.

Наиболее близким по технической сущности к изобретению является УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ОТ ИЗМЕНЕНИЯ НАПРЯЖЕНИЯ (по а.с. СССР 928504, МПК Н 02 Н 3/24), содержащее исполнительный орган, стабилитрон, резисторы и транзистор типа n-р-n, коллектор которого соединен через первый резистор с шиной питания "плюс", а база - через второй резистор с шиной питания "минус".

Однако в этом устройстве понижено быстродействие из-за использования оптрона и малого коэффициента усиления контролирующего органа.

Создание нового технического решения направлено на расширение функциональных возможностей, повышение быстродействия и повторяемость параметров при серийном производстве. Для этого в устройство защиты информации, содержащее исполнительный орган, стабилитрон, резистор и транзистор типа n-р-n, коллектор которого соединен через первый резистор с шиной питания "плюс", а база - через второй резистор с шиной питания "минус", введены источник стабильного тока, подключенный между шиной питания "плюс" и катодом стабилитрона, анод которого соединен с базой транзистора типа n-р-n, диод и формирователь сигнала "Запрет работы памяти". Исполнительный орган выполнен в виде биполярного р-n-р транзистора, причем последовательно с первым резистором установлены диод и третий резистор, образующие цепь базового управления биполярного р-n-р транзистора. К катоду диода подключена база биполярного р-n-р транзистора, соединенная через четвертый резистор с коллектором биполярного р-n-р транзистора, являющимся выходом устройства, подключенным к шине питания микросхем памяти, а эмиттер биполярного р-n-р транзистора соединен с шиной питания "плюс". Формирователь сигнала "Запрет работы памяти" выполнен из первого и второго транзисторов, первого и второго конденсаторов, первого, второго и третьего резисторов и диода. База первого транзистора формирователя сигнала "Запрет работы памяти" через параллельно включенные первый резистор и первый конденсатор соединена с коллектором транзистора типа n-р-n. Коллектор первого транзистора формирователя сигнала "Запрет работы памяти" предназначен для подачи сигнала "Сброс" через параллельно соединенные второй резистор и диод, анод которого подключен к коллектору первого транзистора формирователя сигнала "Запрет работы памяти", к базе второго транзистора формирователя сигнала "Запрет работы памяти" и через второй конденсатор - к шине питания "минус". Эмиттер второго транзистора формирователя является выходом сигнала "Запрет работы памяти" и соединен через третий резистор с шиной питания "плюс", а коллектор второго транзистора и эмиттер первого транзистора подключены к шине питания "минус".

Схема устройства приведена на чертеже.

Устройство защиты информации содержит исполнительный орган 1, выполненный в виде биполярного р-n-р транзистора, эмиттер которого соединен с шиной питания "плюс", а коллектор является выходом устройства и подключается к шине питания, например, микросхем памяти, стабилитрон 2, транзистор 3 типа n-р-n, коллектор которого соединен через первый резистор 4 с шиной питания "плюс", а база - через второй резистор 5 с шиной питания "минус", с которой соединен и эмиттер транзистора 3 типа n-р-n, источник стабильного тока 6, выполненный на полевом транзисторе, и подключенный между шиной питания "плюс" и катодом стабилитрона 2, к которому подсоединяются исток и затвор источника стабильного тока 6, диод 7 и формирователь 8 сигнала "Запрет работы памяти". Последовательно с первым резистором 4 установлены диод 7 и третий резистор 9, образующие цепь базового управления биполярного р-n-р транзистора 1, причем с первым резистором 4 соединен катод диода 7, к которому подключена база биполярного р-n-р транзистора 1, соединенная через четвертый резистор 10 с коллектором биполярного р-n-р транзистора 1. Формирователь 8 сигнала "Запрет работы памяти" выполнен из первого 11 и второго 12 транзисторов, первого 13 и второго 14 конденсаторов, первого 15, второго 16 и третьего 17 резисторов и диода 18. База первого транзистора 11 формирователя 8 сигнала "Запрет работы памяти" через параллельно включенные первый резистор 15 и первый конденсатор 13, образующие ускоряющую параллельную RC-цепочку, соединена с коллектором транзистора 3 типа n-р-n. На коллектор первого транзистора 11 формирователя 8 сигнала "Запрет работы памяти" подается сигнал "Сброс" через нагрузку, представляющую собой параллельно включенные второй резистор 16 и диод 18, анод которого подключен к коллектору первого транзистора 11 формирователя 8 сигнала "Запрет работы памяти", к базе второго транзистора 12 формирователя 8 и через второй конденсатор 14 - к шине питания "минус". Эмиттер второго транзистора 12 является выходом сигнала "Запрет работы памяти" и соединен через нагрузку - третий резистор 17 с шиной питания "плюс", а коллектор второго транзистора 12 и эмиттер первого транзистора 11 формирователя 8 сигнала "Запрет работы памяти" подключены к шине питания "минус".

Устройство работает следующим образом.

Порог срабатывания устройства определяется номинальным напряжением стабилитрона 2. Если напряжение на шине питания "плюс" больше порога срабатывания устройства, напряжение на резисторе 5 открывает транзистор 3 типа n-р-n. Это приводит, соответственно, к открытию и насыщению биполярного р-n-р транзистора 1 за счет протекания тока через резисторы 4 и 9, диод 7 и открытый транзистор 3 типа n-р-n. При понижении напряжения на шине питания "плюс" меньше порога срабатывания устройства напряжение на резисторе 5 уменьшается и транзистор 3 типа n-р-n закрывается, что приводит к выключению биполярного р-n-р транзистора 1 и отключению нагрузки от шины питания "плюс". Скорость этого процесса прямо пропорциональна произведению коэффициентов стабилизации источника 6 стабильного тока и стабилитрона 2 и коэффициентов усиления транзисторов 3 и 1. После выключения биполярного р-n-р транзистора 1 микросхемы памяти питаются от источника резервного питания, не показанного на чертеже. Диод 7 предотвращает утечки тока источника резервного питания через резистор 10. Если сигнал "Сброс" находится в единичном состоянии, сигнал "Запрет работы памяти" формируется транзисторами 11 и 12 из сигнала коллектора транзистора 3 типа n-р-n. Если сигнал "Сброс" находится в нулевом состоянии, формируется сигнал "Запрет работы памяти" в единичном состоянии независимо от состояния транзистора 3 типа n-р-n. Конденсатор 13 служит для ускорения прохождения сигнала "Запрет работы памяти". Конденсатор 14 служит для устранения эффекта "дребезга контактов" в сигнале "Сброс". Диод 18 служит для ускорения разряда конденсатора 14 при переходе сигнала "Сброс" из единичного состояния в нулевое.