устройство для преобразования напряжения переменного тока в код

Формула изобретения

1. Устройство для преобразования напряжения переменного тока в код, содержащее коммутатор, выпрямитель, вход которого соединен с первым входом блока установки коэффициента передачи, второй вход которого подключен к выходу выпрямителя, а выход - к входу интегратора, выход которого соединен с входом аналого-цифрового преобразователя, выход которого является выходной шиной устройства, блок адресации, первая группа выходов которого подключена к адресным входам коммутатора, а вторая группа выходов - к адресным входам блока установки коэффициента передачи, отличающееся тем, что в устройство введены блоки коммутации, блок блокировки, буфер, вход которого соединен с выходом коммутатора, а выход - с входом выпрямителя, сигнальные входы блоков коммутации являются входами устройства, а выходы подключены к сигнальным входам блока блокировки, сигнальные выходы которого соединены с входами коммутатора, а управляющие выходы - с управляющими входами блоков коммутации, адресные входы которых подключены к третьей группе выходов блока адресации, первая группа выходов которого соединена с адресными входами блока блокировки, вход синхронизации блока адресации является первым управляющим входом устройства, управляющий вход блока установки коэффициента передачи является вторым управляющим входом устройства, управляющий вход интегратора - третьим управляющим входом устройства, вход запуска аналого-цифрового преобразователя - четвертым управляющим входом устройства.

2. Устройство по п. 1, отличающееся тем, что блок блокировки содержит дешифратор и набор блокировочных элементов, причем первые входы блокировочных элементов являются сигнальными входами указанного блока, вторые входы подключены к общей шине устройства, а выходы являются сигнальными выходами блока блокировки, входы дешифратора являются адресными входами последнего, а выходы подключены к управляющим входам блокировочных элементов и являются управляющими выходами блока блокировки.

3. Устройство по п. 2, отличающееся тем, что в качестве блокировочных элементов использованы ключи, причем вход каждого ключа соединен с первым входом и выходом соответствующего блокировочного элемента, а выход является вторым входом указанного элемента, вход управления ключом является управляющим входом блокировочного элемента.

4. Устройство по п. 2, отличающееся тем, что в качестве блокировочных элементов использованы переключатели, причем первый вход каждого переключателя является первым входом соответствующего блокировочного элемента, второй вход каждого переключателя является вторым входом указанного элемента, а выход каждого переключателя является выходом соответствующего блокировочного элемента, вход управления переключателем является управляющим входом блокировочного элемента.

5. Устройство по любому из пп. 2 и 3, отличающееся тем, что по крайней мере в качестве одного блокировочного элемента использован переключатель, причем первый вход переключателя является первым входом этого элемента, второй вход переключателя является вторым входом указанного элемента, а выход переключателя является выходом блокировочного элемента, вход управления переключателем является управляющим входом последнего.

Описание изобретения к патенту

Изобретение относится к технике электрических измерений и может найти применение в системах сбора данных для преобразования напряжения переменного тока в цифровой код.

Повышение точности выполнения аналого-цифровых операций является важнейшим условием повышения качества многоканальных систем сбора данных. В связи с этим разработка устройства для преобразования переменного тока в код должна быть нацелена на снижение погрешности нормализации аналоговых сигналов, в том числе погрешности, за счет взаимного влияния каналов.

Известно устройство для преобразования напряжения переменного тока в код [1] , содержащее коммутатор, компаратор, ключ, дифференциальный усилитель, преобразователь напряжение-частота, счетчик, блок связи, причем входы коммутатора являются входами устройства, а дифференциальный выход подключен к первому входу ключа и к входу компаратора, выход ключа соединен с входом дифференциального усилителя, а второй вход подключен к выходу компаратора, который также соединен с управляющим входом счетчика, выход дифференциального усилителя подключен к входу преобразователя напряжение-частота, выход которого соединен с информационным входом счетчика, выход последнего через блок связи подключен к внешней информационной шине.

В данном устройстве аналоговые сигналы через коммутатор поступают на вход ключа и компаратора. Последний вырабатывает управляющий сигнал для ключа таким образом, что на одном входе дифференциального усилителя выделяются положительные полуволны переменного напряжения, а на другом - отрицательные. На вход преобразователя напряжение - частота поступает пульсирующее напряжение, которое с помощью интегратора указанного преобразователя интегрируется и затем преобразуется в цифровой код.

Основным недостатком данного устройства является невысокая точность преобразования входных сигналов по причине нелинейности передаточной характеристики выпрямителя, обусловленной начальным смещением компаратора и его дрейфом, а также из-за неустойчивой работы компаратора при входных сигналах, сравнимых с начальным смещением.

Известно устройство, предназначенное для преобразования напряжения переменного тока в код [2], содержащее преобразователь напряжение-ток (ПНТ), коммутатор, преобразователь ток-напряжение (ПТН), выпрямитель, блок задания коэффициента усиления (БЗКУ), состоящий из n сумматоров и коммутатора, интегратор, аналого-цифровой преобразователь (АЦП), блок управления, блок адресации, состоящий из регистра, демультиплексор. Входы ПНТ являются входами устройства и служат для подключения к датчикам сигналов, коммутатор предназначен для осуществления опроса датчиков, подключенных к сигнальным входам устройства. ПТН предназначен для осуществления преобразования тока с выхода коммутатора в напряжение с заданным коэффициентом передачи. Выпрямитель служит для выделения положительных полупериодов входного напряжения. БЗКУ предназначен для масштабирования сигналов с выхода ПТН и выпрямителя. Сумматоры представляют собой цепь весовых резисторов, задающих ряд значений коэффициентов усиления интегратора. Коммутатор БЗКУ обеспечивает выбор необходимого коэффициента усиления последнего. Интегратор предназначен для накопления аналоговых сигналов, а АЦП - для преобразования накопленного интегратором сигнала в цифровой код. Выход АЦП является выходом устройства. Блок управления служит для формирования сигналов управления согласно диаграмме работы устройства. Регистр блока адресации предназначен для хранения кодов управления, поступающих из внешнего устройства. Демультиплексор служит для управления коммутатором БЗКУ.

Аналоговые сигналы через ПНТ поступают на входы коммутатора. Последний, в соответствии с кодом адреса канала, записанным в регистр, подключает выход соответствующего датчика ко входу ПТН. С выхода ПТН сигналы поступают на вход выпрямителя и вход БЗКУ. С помощью последнего коэффициент усиления интегратора устанавливается в соответствии с кодом усиления, хранящимся в регистре. После масштабирования сигналы поступают на вход АЦП. Цикл преобразования устройства начинается с разряда конденсатора интегратора до "нуля". Для этого блок управления вырабатывает строб сброса. Одновременно с этим блок управления вырабатывает импульс, по которому осуществляется смена адреса канала. Под воздействием указанного кода коммутатор подключает соответствующий выход ПНТ ко входу ПТН. На выходе ПТН устанавливается напряжение, пропорциональное входному сигналу. Это напряжение поступает на вход выпрямителя и первый вход БЗКУ. Если на первый вход БЗКУ поступает положительная полуволна входного напряжения, то на второй вход будет поступать инвертированная положительная полуволна. Так как коэффициент передачи по второму входу БЗКУ в 2 раза больше коэффициента передачи по первому входу, а коэффициент интегратора отрицательный, то на его выходе U>0. При отрицательной полуволне входного напряжения на выходе выпрямителя U=0. На первый вход БЗКУ поступает отрицательная полуволна входного напряжения, и на выходе интегратора U>0.

Код коэффициента усиления, хранящийся в регистре, поступает на адресный вход демультиплексора. Под воздействием указанного кода последний подключает выход блока управления к соответствующим управляющим входам коммутатора БЗКУ. Строб накопления, вырабатываемый блоком управления, с выходов демультиплексора поступает на управляющие входы коммутатора БЗКУ. Последний изменяет коэффициент усиления интегратора в заданных пределах таким образом, чтобы обеспечить согласование по уровню между входными сигналами и динамическим диапазоном АЦП. При поступлении строба накопления на управляющие входы коммутатора БЗКУ, интегратор осуществляет накопление сигнала за время, равное или кратное целому числу периодов напряжения сети питания. После окончания строба накопления интегратор находится в режиме хранения накопленного сигнала до конца цикла преобразования АЦП, т.е. до начала следующего строба сброса. АЦП преобразует накопленный сигнал в цифровой код по сигналу запуска, поступающего с выхода блока управления.

При построении многоканальной системы сбора данных описанное устройство имеет недостаточную точность преобразования напряжения переменного тока из-за остаточного сопротивления открытых каналов коммутатора, а при наращивании числа каналов снижается коэффициент ослабления помехи, обусловленной прохождением входных сигналов через закрытые каналы.

Предлагаемое изобретение решает задачу повышения точности устройства. Техническим результатом является снижение погрешности коммутации, в том числе за счет повышения коэффициента ослабления помехи, обусловленной прохождением входных сигналов через закрытые каналы.

В устройство, содержащее коммутатор, выпрямитель, блок установки коэффициента передачи (БУКП), интегратор, АЦП, блок адресации, введены блоки коммутации, блок блокировки, буфер, причем сигнальные входы блоков коммутации соединены с сигнальными входами устройства. Выходы блоков коммутации подключены к сигнальным входам блока блокировки, сигнальные выходы которого соединены с сигнальными входами коммутатора. Выход последнего соединен с входом буфера, а выход буфера подключен к входу выпрямителя и к первому информационному входу БУКП. Выход выпрямителя соединен со вторым информационным входом БУКП, выход которого подключен к информационному входу интегратора. Выход интегратора подключен к входу АЦП, выход которого является выходом устройства. Адресные входы коммутатора и блока блокировки соединены с первой группой выходов блока адресации, вторая группа выходов которого подключена к адресным входам БУКП. Управляющие выходы блока блокировки подключены к управляющим входам блоков коммутации, адресные входы которых соединены с третьей группой выходов блока адресации. Управляющие входы интегратора, блока адресации, АЦП, БУКП являются входами устройства и подключаются к выходу внешнего блока управления.

На фиг. 1 представлена структурная схема устройства для преобразования напряжения переменного тока в код, где 1 - блок коммутации, 2 - блок блокировки, 3 - коммутатор, 4 - буфер, 5 - выпрямитель, 6 - блок установки коэффициента передачи (БУКП), 7 - интегратор, 8 - аналого-цифровой преобразователь (АЦП), 9 - блок адресации.

На фиг. 2 представлены временные диаграммы работы, где 1 - сигнал переменного тока от бортсети, 2 - строб накопления, 3 - строб сброса, 4 - импульс смены адреса, 5 - выходной сигнал интегратора, 6 - импульс запуска АЦП.

На фиг.3 представлена структурная схема блока блокировки.

На фиг.4 представлена структурная схема блокировочного элемента, выполненного в виде ключа.

На фиг.5 представлена структурная схема блокировочного элемента, выполненного в виде переключателя.

Как показано на фиг. 1, сигнальные входы блоков коммутации являются входами устройства и служат для подключения к датчикам сигналов. Назначение блоков коммутации 1 - осуществление опроса датчиков, подключенных к сигнальным входам устройства. Блок блокировки 2 предназначен для отключения всех каналов n-1 блоков коммутации 1 и подключения n-1 входов коммутатора 3 к общей шине устройства. Коммутатор 3 служит для осуществления опроса групп датчиков. Буфер 4 предназначен для устранения влияния последующих каскадов на работу коммутатора 3, обеспечивая высокое входное и низкое выходное сопротивление. Выпрямитель 5 предназначен для выделения положительных полупериодов входного напряжения и выполнен по известной схеме, включающей в себя операционный усилитель (ОУ), два резистора, два диода. БУКП 6 состоит из k резистивных сумматоров, коммутатора, демультиплексора (на фиг.1 не показаны) и предназначен для масштабирования сигналов с выхода буфера 4 и выпрямителя 5. Сумматоры представляют собой цепь весовых резисторов, задающих ряд значений коэффициентов передачи интегратора 7, а коммутатор БУКП 6 обеспечивает подключение выходов сумматоров к входу последнего. Установка необходимого коэффициента передачи осуществляется под управлением демультиплексора БУКП 6. Интегратор 7 выполнен на ОУ с конденсатором и ключом в цепи обратной связи. ОУ является активным элементом интегратора 7, обеспечивает заряд конденсатора в режиме накопления сигналов, а ключ - разряд конденсатора в режиме сброса. АЦП 8 предназначен для преобразования накопленного интегратором 7 сигнала в цифровой код. Блок адресации 9 формирует код адреса канала для управления блоками коммутации 1, код адреса группы каналов для управления блоком блокировки 2 и коммутатором 3, код коэффициента передачи для управления БУКП 6. Если в системе сбора данных используется принцип опроса с произвольной выборкой, то в качестве блока 9 используется регистр. Запись кодов управления в указанный регистр осуществляется из внешнего запоминающего устройства с помощью импульсов смены адреса, поступающих от внешнего устройства управления, при этом код управления состоит из трех частей. Первая часть представляет собой код адреса группы каналов, вторая - код коэффициента передачи, третья - код адреса канала. Если в системе сбора данных используется принцип последовательного опроса каналов, то в качестве блока 9 используется счетчик и логическая схема формирования кодов коэффициента передачи. Младшие разряды счетчика представляют собой код адреса канала, а старшие - код адреса группы. Под воздействием указанных кодов адреса логическая схема формирует необходимые коды коэффициента передачи. Управление счетчиком осуществляет внешнее устройство управления с помощью импульсов смены адреса. Сигналы управления режимом работы устройства, а именно строб накопления для БУКП 6, строб сброса для интегратора 7, импульс запуска АЦП 8, также формируются внешним устройством управления согласно диаграмме работы заявляемого устройства (фиг.2).

Как показано на фиг.3, блок блокировки 2 включает в себя дешифратор 10, блокировочные элементы 11, причем первые входы последних являются сигнальными входами блока блокировки 2, вторые входы подключены к общей шине устройства, а выходы являются сигнальными выходами блока блокировки 2. Адресные входы дешифратора 10 являются адресными входами блока 2, а выходы подключены к управляющим входам блокировочных элементов 11 и являются управляющими выходами блока 2. Блокировочный элемент 11 может быть выполнен в виде ключа или переключателя, при этом управляющий вход является управляющим входом блокировочного элемента 11. При использовании ключа в качестве блокировочного элемента 11 (фиг.4), его вход подключается к первому входу и выходу блокировочного элемента 11, а выход - к второму входу. При использовании переключателя в качестве блокировочного элемента 11 (фиг.5), его первый вход подключается к первому входу элемента 11, второй вход - к второму входу, а выход - к выходу блокировочного элемента 11. Выбор конкретной реализации блокировочного элемента 11 определяется структурой блоков коммутации 1. При реализации блока 1 в виде коммутатора, входы и выходы которого совпадают с входами и выходами блока коммутации 1, в соответствующей сигнальной цепи блока блокировки 2 используется ключ. При реализации блока коммутации 1 в виде коммутатора, выходом подключенного к входу масштабирующего элемента, выполненного на ОУ, в соответствующей сигнальной цепи блока блокировки 2 используется переключатель. Выход указанного элемента является выходом блока 1.

Устройство работает следующим образом. Аналоговые сигналы поступают на входы блоков коммутации 1. Первый блок коммутации 1, в соответствии с кодом адреса канала, установленным блоком 9, подключает выход соответствующего датчика к входу коммутатора 3 через первый блокировочный элемент 11 блока 2 (фиг. 3), при этом ключ этого элемента находится в разомкнутом состоянии (фиг. 4). Ключи остальных элементов 11 находятся в замкнутом состоянии, закорачивая n-1 входов коммутатора 3 на общую шину устройства. Очевидно, что помехи, создаваемые входными аналоговыми сигналами, поступающими на остальные блоки 1, оказываются зашунтированными на общую шину устройства. Если блокировочный элемент 11 выполнен в виде переключателя (фиг.5), то для первого блока коммутации 1 переключатель находится в положении "а", и сигналы с выхода первого блока коммутации 1 поступают через переключатель на соответствующий вход коммутатора 3; для остальных блоков 1 переключатели находятся в положении "b", закорачивая n-1 входов коммутатора 3 на общую шину устройства. Коммутатор 3, в соответствии с кодом адреса группы каналов, установленным блоком 9, подключает выходы блоков 1 к входу буфера 4, сигналы с выхода последнего поступают на вход выпрямителя 5 и на вход блока 6. С помощью блока 6 коэффициент передачи интегратора 7 устанавливается в соответствии с кодом коэффициента передачи, выдаваемым блоком 9. После масштабирования сигналы поступают на вход АЦП 8. Цикл преобразования устройства начинается с установки интегратора 7 в исходное состояние, т.е. с разряда накопительного конденсатора интегратора 7 до "нуля". Для этого на вход управления ключа интегратора 7 поступает строб сброса (фиг.2, диаграмма 3). Одновременно с этим на вход блока адресации 9 поступает импульс смены адреса, по которому осуществляется установка кода управления (фиг.2, диаграмма 4). Код управления поступает на адресные входы блоков 1, коммутатора 3, блока 2, БУКП 6. Под воздействием кода адреса канала включаются соответствующие каналы блоков 1. Под воздействием кода адреса группы каналов дешифратор 10 вырабатывает сигналы блокировки для блоков 1 и блокировочных элементов 11. При отсутствии сигнала блокировки на управляющем входе блока 1, последний подключает выходы датчиков к входу блокировочного элемента 11, который отключает соответствующий вход коммутатора 3 от общей шины устройства и обеспечивает прохождение аналоговых сигналов на вход коммутатора 3. Под воздействием кода адреса группы каналов включаются каналы коммутатора 3. Очевидно, что при включении выбранного канала входы остальных каналов коммутатора 3 подключены к общей шине устройства через блокировочные элементы 11. Через буфер 4 напряжение переменного тока поступает на вход выпрямителя 5 и первый вход блока 6. При обработке входных сигналов высокого уровня функцию буфера 4 выполняет повторитель напряжения. При использовании предлагаемого устройства для обработки сигналов низкого уровня функцию буфера 4 выполняет усилитель. Если на первый вход блока 6 поступает положительная полуволна входного напряжения, то на второй вход будет поступать инвертированная положительная полуволна. Так как коэффициент передачи по второму входу блока 6 в 2 раза больше коэффициента передачи по первому входу, а коэффициент передачи интегратора 7 отрицательный, то на его выходе U₇>0. При отрицательной полуволне входного напряжения на выходе выпрямителя 5 U₅=0. На первый вход блока 6 поступает отрицательная полуволна входного напряжения и на выходе интегратора 7 U₇>0. Код коэффициента передачи с выхода блока адресации 9 поступает на адресный вход БУКП 6. Под воздействием указанного кода строб накопления (фиг. 2, диаграмма 2) с выходов демультиплексора БУКП 6 поступает на управляющие входы коммутатора блока 6. Указанный коммутатор, подключая соответствующие выходы сумматоров блока 6 к инвертирующему входу ОУ интегратора 7, изменяет коэффициент передачи последнего в заданных пределах таким образом, чтобы обеспечить согласование по уровню между поступающими с различных типов датчиков сигналами и динамическим диапазоном АЦП 8. При поступлении строба накопления на управляющий вход блока 6, интегратор 7 осуществляет накопление сигнала за время, равное или кратное целому числу периодов напряжения сети питания (фиг.2, диаграмма 1). В течение этого времени происходит заряд конденсатора 7 до определенной величины напряжения. После окончания строба накопления эта величина хранится интегратором 7 в течение времени преобразования АЦП 8 до конца цикла преобразования, т.е. до начала следующего строба сброса (фиг.2, диаграмма 5). АЦП 8 преобразует накопленный сигнал в цифровой код по сигналу запуска (фиг.2, диаграмма 6).

По сравнению с прототипом в предлагаемом устройстве практически отсутствует погрешность, обусловленная наличием остаточного сопротивления открытого канала коммутатора. При использовании коммутаторов типа 590КТ1 это сопротивление составляет r_отк=100 Ом. Если сопротивление преобразователя напряжение-ток R_вх=500 кОм, то относительная погрешность коммутации составит

_к=100% 100 Ом/500000 Ом=0,02%.

В предлагаемом устройстве при входном сопротивлении буфера, равном 500 МОм, указанная погрешность будет в 1000 раз меньше. Кроме того, коэффициент ослабления входного сигнала при разомкнутых ключах, который характеризует степень взаимного влияния каналов,

К=20 lg U_вх/U_п,

где U_вх - испытательное входное напряжение,

U_п - напряжение помехи,

в прототипе составляет К=20 lg 6000 mV/12 mV=54 dB

Расчет U_п произведен с учетом проходных емкостей разомкнутых каналов _пр=0,5pF, r_отк=100 Ом, f=400 Гц, общее число каналов - 64.

В предлагаемом устройстве

К=20 lg 6000 mV/1 mV=76 dB,

с учетом m=4 (m - число каналов блока 1), n=16 (n - число каналов коммутатора 3). Пусть основная погрешность преобразования в прототипе составляет 0,3%, дополнительная погрешность коммутации за счет взаимного влияния каналов

_к1=100% U_п/U_вх=0,2%.

Суммарная погрешность преобразования составит

₁ = 0,3%+_к+_к1 = 0,52%.

При той же основной погрешности преобразования суммарная погрешность предлагаемого устройства составит

=0,3% + 100% 1 mV/6000 mV 0,317%.

Таким образом, при обработке 64 каналов точность преобразования сигналов переменного тока повышается в ~1,6 раза.

Как видно из приведенных выше описания и графических материалов, предлагаемое устройство по сравнению с прототипом имеет более высокую точность преобразования за счет снижения погрешности коммутации, что обеспечено применением буфера с высоким входным сопротивлением, а также блока блокировки, повышающего коэффициент ослабления входного сигнала по закрытым каналам. Дополнительным преимуществом устройства является возможность наращивания числа каналов устройства без увеличения погрешности, обусловленной взаимным влиянием каналов, а также высокая помехоустойчивость, позволяющая использовать АЦП с повышенной разрешающей способностью.

Предлагаемое устройство для преобразования напряжения переменного тока в код реализовано на микросхемах 590, 140, 564, 572 серий.

ИСТОЧНИКИ ИНФОРМАЦИИ

1. Патент США 4190823, НКИ 340/347 NT.

2. Авторское свидетельство СССР 1795543, Н 03 М 1/12, G 01 R 19/22.