фазосдвигающее устройство

Формула изобретения

Фазосдвигающее устройство, содержащее последовательно соединенные источник сигнала управления - «вход» фазосдвигающего устройства, сумматор, амплитудный модулятор, интегратор и первый релейный элемент, выход которого соединен со вторым входом амплитудного модулятора, первый логический элемент «2И», выход которого подключен к счетному С-входу двоичного «n»-разрядного вычитающего счетчика, суммирующий «n»-разрядный двоичный счетчик, выходы суммирующего и вычитающего счетчиков подключены к соответствующим входам цифрового компаратора, прямой выход которого соединен с первым входом второго логического элемента «2И», второй вход которого подключен к источнику импульсов управления тиристорами, выход второго логического элемента «2И» является «выходом» фазосдвигающего устройства, источника импульсов установки начальных условий в счетчиках, отличающееся тем, что в него введены последовательно соединенные второй релейный элемент и логический элемент «Исключающее ИЛИ», источник опорного напряжения, последовательно включенные генератор импульсов стабильной частоты и третий логический элемент «2И», последовательно соединенные логический элемент «kИ», причем k<n, и одновибратор, а также логический элемент «2ИЛИ», при этом вход второго релейного элемента подключен к выходу интегратора, второй вход элемента «Исключающее ИЛИ» соединен с выходом первого релейного элемента, выход элемента «Исключающее ИЛИ» подключен к первому входу первого логического элемента «2И», источник опорного напряжения соединен со вторым входом сумматора, выход третьего логического элемента «2И» подключен к счетному С-входу двоичного «n»-разрядного суммирующего счетчика, соответствующие выходы которого подсоединены к логическому элементу «kИ», выход одновибратора подключен к S-входу суммирующего счетчика и к первому входу логического элемента «2ИЛИ», второй вход которого соединен с источником импульсов установки начальных условий в суммирующем и вычитающем двоичных счетчиках, выход элемента «2ИЛИ» подключен к S-входу вычитающего и к R-входу суммирующего счетчиков, инверсный выход цифрового компаратора соединен со вторыми входами первого и третьего логических элементов «2И».

Описание изобретения к патенту

Изобретение относится к области преобразовательной техники и может быть использовано для управления реверсивным тиристорным преобразователем постоянного тока или тиристорным регулятором напряжения, например, для плавного пуска асинхронных электродвигателей.

Известны системы импульсно-фазового управления (СИФУ), выполненные на основе последовательно соединенных канала синхронизации, генератора пилообразного напряжения, релейного элемента и формирователя управляющих импульсов (Управление вентильными электроприводами постоянного тока / Е.Д.Лебедев, В.Е.Неймарк, М.Я.Пистрак, О.В.Слежановский. - М.: Энергия, 1970. - 199 с.). Генератор пилообразного напряжения и релейный элемент в совокупности образуют фазосдвигающее устройство (ФСУ). Принцип действия устройства основан на непосредственном сравнении сигнала пилообразного напряжения с сигналом управления и в момент их равенства формируется угол управления тиристорами.

Данные СИФУ относятся к классу систем с «вертикальным» управлением, характеризуются низкой помехоустойчивостью и надежностью в работе. В частности, для ограничения минимального и максимального углов управления тиристорами в подобных схемах применяется способ ограничения линейного размаха статической характеристики усилителя, подключаемого к входу сигнала управления, на основе, например, встречно-последовательного включения в цепи обратной связи усилителя двух стабилитронов (Слежановский О.В., Бирюков А.В., Хуторецкий В.М. Устройства унифицированной блочной системы регулирования дискретного типа (УБСР-Д). - М.: Энергия, 1975. - 256 с.). При высоком уровне сигналов помех возникают нелинейные искажения из-за насыщения усилителя, что влечет за собой снижение его коэффициента передачи и ухудшение качественных показателей СИФУ в целом (Цытович Л.И., Суворов Г.В. Влияние периодических помех на динамические характеристики релейного операционного усилителя. // Электротехн. пром-ть. Сер. Электропривод. - 1978. - Вып.1(63). - С.23-25).

Известна СИФУ (А.с. 873374 СССР, Н02З 13/16. Устройство для импульсно-фазового управления вентильным преобразователем / Гафиятуллин Р.Х., Суворов Г.В., Цытович Л.И., Осипов О.И. и др. (СССР). - №2680999/07, заявлено 02.11.78; Опубл. 15.10.81, Бюл. N38), состоящая из интегрирующих автоколебательных преобразователей, синхронизированных с соответствующей фазой напряжения сети, сумматоров, источников сигнала задания, формирователей управляющих импульсов.

Функции ФСУ выполняют автоколебательные преобразователи на основе последовательно соединенных сумматора, интегратора и релейного элемента, выход которого подключен к формирователю управляющих импульсов и первому входу сумматора. Сигнал управления подается на второй вход сумматора. Сигнал синхронизации подключается к третьему входу сумматора. Выход формирователя управляющих импульсов соединяется с управляющим электродом силового тиристора.

При работе в режиме внешней синхронизации ФСУ приобретают свойства апериодического фильтра первого порядка W(p)=1/(1+Тр) с постоянной времени , пропорциональной амплитуде и периоду Т_C напряжения сети, где А - амплитуда выходных импульсов релейного элемента (Цытович Л.И. Развертывающий операционный усилитель с перестраиваемой полосой пропускания // Приборы и техника эксперимента. - М.: АН СССР, 1979. - N4. - С.149-152). В результате повышенная помехоустойчивость СИФУ достигается ценой значительного ухудшения ее динамических показателей. Кроме того, ограничение углов управления тиристорами здесь также достигается за счет введения в схему входного усилителя-ограничителя, подключаемого к второму входу сумматора (вместо сигнала управления), что приводит к снижению помехоустойчивости СИФУ в целом.

Наиболее близким к предлагаемому техническому решению является фазосдвигающее устройство с двумя функциональными (зависящими от входного сигнала) развертывающими функциями на основе аналого-цифровой обработки сигналов (Пат. на изобретение №2288532 РФ, МПК ⁷ Н02М 1/08. Фазосдвигающее устройство / Л.И.Цытович, М.М.Дудкин. - №2005114902/09; заявл. 13.05.05; опубл. 27.11.06, Бюл. №33).

В состав ФСУ входят последовательно соединенные источник сигнала управления («вход» фазосдвигающего устройства), преобразователь напряжения в частоту импульсов (ПНЧ) и первый логический элемент «2И», выход которого подключен к счетному С-входу суммирующего и вычитающего счетчиков. Вход источника импульсов установки начальных условий в счетчиках подсоединен к установочным R- и S-входам суммирующего и вычитающего счетчиков соответственно, выходы которых подключены к цифровому компаратору. Прямой выход компаратора соединен с первым входом второго элемента «2И», а инверсный выход цифрового компаратора подключен ко второму входу первого элемента «2И». Выход второго логического элемента «2И» является «выходом» фазосдвигающего устройства, а его второй вход подключен к источнику импульсов управления тиристором.

ПНЧ, входящий в состав ФСУ, состоит из последовательно соединенных элементов - амплитудного модулятора, сумматора, интегратора и релейного элемента, выход которого является входом первого логического элемента «2И» фазосдвигающего устройства, и одновременно соединен с первым входом амплитудного модулятора, а также со вторым входом сумматора. Второй вход амплитудного модулятора подключен к источнику сигнала управления («вход» фазосдвигающего устройства).

В момент времени формирования импульса с выхода устройства синхронизации суммирующий счетчик переходит в нулевое состояние, а вычитающий счетчик - в состояние максимального числа N_max. Под действием счетных импульсов с выхода ПНЧ в суммирующем счетчике накапливается число N ₁(t), а в вычитающем происходит уменьшение числа N _max пропорционально величине сигнала управления. При выполнении равенства N₁(t)=N₂ (t) на инверсном выходе цифрового компаратора формируется сигнал, соответствующий логическому состоянию «0», первый логический элемент «2И» закрывается и счет в счетчиках прекращается. Сигналом, соответствующим логическому состоянию «1», с прямого выхода цифрового компаратора открывается второй логический элемент «2И» и на силовой тиристор подается управляющий импульс. По мере роста амплитуды входного сигнала увеличивается частота выходных импульсов ПНЧ, что приводит к соответствующему изменению угла управления тиристорами.

Недостатком устройства-прототипа является также его относительно низкая помехоустойчивость, что объясняется следующим образом. Ограничение минимального угла управления тиристорми _min в подобных ФСУ осуществляется автоматически за счет выбора максимальной частоты выходных импульсов ПНЧ. В тех же случаях, когда требуется фиксация _max, приходится, как и в предыдущих вариантах ФСУ, включать на входе ПНЧ усилитель-ограничитель уровня входного воздействия со всеми вытекающими из этого последствиями для помехоустойчивости ФСУ. Очевидно, что наиболее приемлемым вариантом ограничения а_max было бы формирование такого вида цифровой развертки, при котором максимальный угол управления тиристорами автоматически ограничивался бы непосредственно в суммирующем счетчике. Кроме того, для уменьшения _min (расширения диапазона регулирования в области малых углов управления) частота выходных импульсов ПНЧ должна быть по возможности максимальной. Это достигается путем снижения постоянной времени интегрального канала, либо за счет уменьшения порогов переключения релейного элемента ПНЧ. Однако любой из перечисленных вариантов приводит к снижению помехоустойчивости ФСУ в целом. Здесь оптимальным является решение, которое позволило бы повысить частоту выходных импульсов ПНЧ без изменения начальных параметров его элементов. При этом обеспечивалось бы сохранение требуемой помехоустойчивости ФСУ и повышение точности его работы за счет увеличения разрядности счетчика и снижения тем самым погрешности дискретизации регулирования угла управления тиристорами.

В основу изобретения положена техническая задача, заключающаяся в повышении точности и помехоустойчивости фазосдвигающего устройства.

Предлагаемое фазосдвигающее устройство содержит последовательно соединенные источник сигнала управления - «вход» фазосдвигающего устройства, сумматор, амплитудный модулятор, интегратор и первый релейный элемент, выход которого соединен со вторым входом амплитудного модулятора, первый логический элемент «2И», выход которого подключен к счетному С-входу двоичного «n»-разрядного вычитающего счетчика, суммирующий «n»-разрядный двоичный счетчик, выходы суммирующего и вычитающего счетчиков подключены к соответствующим входам цифрового компаратора, прямой выход которого соединен с первым входом второго логического элемента «2И», второй вход которого подключен к источнику импульсов управления тиристорами, выход второго логического элемента «2И» является «выходом» фазосдвигающего устройства, источника импульсов установки начальных условий в счетчиках, и отличается от известного устройства тем, что в него введены последовательно соединенные второй релейный элемент и логический элемент «Исключающее ИЛИ», источник опорного напряжения, последовательно включенные генератор импульсов стабильной частоты и третий логический элемент «2И», последовательно соединенные логический элемент «kИ», причем k<n, и одновибратор, а также логический элемент «2ИЛИ», при этом вход второго релейного элемента подключен к выходу интегратора, второй вход элемента «Исключающее ИЛИ» соединен с выходом первого релейного элемента, выход элемента «Исключающее ИЛИ» подключен к первому входу первого логического элемента «2И», источник опорного напряжения соединен со вторым входом сумматора, выход третьего логического элемента «2И» подключен к счетному С-входу двоичного «n»-разрядного суммирующего счетчика, соответствующие выходы которого подсоединены к логическому элементу «kИ», выход одновибратора подключен к S-входу суммирующего счетчика и к первому входу логического элемента «2ИЛИ», второй вход которого соединен с источником импульсов установки начальных условий в суммирующем и вычитающем двоичных счетчиках, выход элемента «2ИЛИ» подключен к S-входу вычитающего и к R-входу суммирующего счетчиков, инверсный выход цифрового компаратора соединен со вторыми входами первого и третьего логических элементов «2И».

При исследовании предлагаемого устройства по патентной и научно-технической литературе не выявлены технические решения, содержащие признаки, эквивалентные заявляемому объекту, что позволяет считать его соответствующим критерию «изобретательский уровень».

Поставленная техническая задача достигается за счет удвоения частоты выходных импульсов преобразователя напряжения в частоту импульсов с помощью второго релейного элемента и логического блока «Исключающее ИЛИ», а также формирования дискретного участка сигнала ведущей цифровой развертки в момент ограничения _max с помощью логического элемента «kИ», одновибратора и логического элемента «2ИЛИ», переводящих суммирующий и вычитающий счетчики в режим максимального числа.

Таким образом, предлагаемое ФСУ обладает повышенной точностью и помехоустойчивостью.

Изобретение поясняется чертежами:

Фиг.1 - функциональная схема предлагаемого устройства;

Фиг.2 - временные диаграммы сигналов предлагаемого устройства;

Фиг.3 - временные диаграммы ФСУ к пояснению принципа ограничения _max;

Фиг.4 - временные диаграммы сигналов преобразователя напряжения в частоту импульсов.

В состав ФСУ входят (фиг.1) последовательно соединенные источник сигнала управления («вход» фазосдвигающего устройства), сумматор 1, амплитудный модулятор 2, интегратор 3, первый релейный элемент 4, логический элемент 5 «Исключающее ИЛИ» и первый логический элемент 6 «2И», выход которого подключен к счетному С-входу вычитающего «n»-разрядного двоичного счетчика 7. Вход источника 8 опорного напряжения соединен со вторым входом сумматора 1, а выход интегратора 3 является входом второго релейного элемента 9, выход которого подключен к другому входу логического элемента 5 «Исключающее ИЛИ». Выход первого релейного элемента 4 соединен со вторым входом амплитудного модулятора 2. Звенья 1-5, 8 и 9 образуют преобразователь напряжения в частоту импульсов (ПНЧ). Выход генератора импульсов стабильной частоты 10 подключен к первому входу третьего логического элемента 11 «2И», выход которого соединен с счетным С-входом суммирующего «n»-разрядного двоичного счетчика 12. Соответствующие выходы суммирующего 12 и вычитающего 7 счетчиков подключены к цифровому компаратору 13, прямой выход которого соединен с первым входом второго логического элемента 14 «2И», а инверсный выход компаратора 13 - со вторыми входами первого 6 и третьего 11 логических элементов «2И». Соответствующие выходы суммирующего счетчика 12 подключены к входам логического элемента 15 «kИ», выход которого соединен с входом одновибратора 16, а его выход подключен к S-входу суммирующего счетчика 12 и первому входу логического элемента 17 «2ИЛИ», выход которого соединен с S-входом вычитающего счетчика 7 и R-входом суммирующего счетчика 12. Второй вход логического элемента 17 «2ИЛИ» подключен к источнику 18 импульсов установки начальных условий в счетчиках 7 и 12, а источник 19 импульсов управления тиристорами соединен со вторым входом второго логического элемента 14 «2И», выход которого является «выходом» фазосдвигающего устройства.

На фиг.1-4 введены следующие обозначения:

Х_ВХ - сигнал управления ФСУ («вход» устройства);

У_A - выходной сигнал амплитудного модулятора 2;

Y_И - выходной сигнал интегратора 3;

Y_P1, Y _P2 - выходной сигнал первого 4 и второго 9 релейных элементов соответственно;

Y_F - выходной сигнал блока 5 «Исключающее ИЛИ»;

X₀ - опорное напряжение на входе 8;

Y₀ - выходной сигнал одновибратора 16;

Q, - сигналы на прямом и инверсном выходах компаратора 13 соответственно;

N₁(t), N ₂(t) - цифровые развертки на выходе суммирующего 12 и вычитающего 7 счетчиков соответственно;

f_i - частота импульсов на выходе блока 5 «Исключающее ИЛИ»;

f_G - постоянная частота на выходе генератора импульсов 10;

N_max - максимальное число в счетчиках 7 и 12;

_i - угол управления силовыми тиристорами;

N₀<N_max - заранее заданное число, соответствующее моменту времени ограничения максимального угла управления _max;

±b - пороги перключения первого релейного элемента 4;

Т₀ - период выходных импульсов первого релейного элемента 4;

±А - амплитуда выходных импульсов первого 4 и второго 9 релейных элементов.

Блоки фазосдвигающего устройства имеют следующие характеристики.

Сумматор 1 имеет единичный коэффициент передачи по каждому из входов.

Амплитудный модулятор 2 формирует на выходе биполярные импульсы с частотой выходного сигнала релейного элемента 4 и с амплитудой выходного сигнала сумматора 1. Фазовый сдвиг между выходными импульсами релейного элемента 4 и амплитудного модулятора 2 равен нулю.

Интегратор 3 выполнен с передаточной функцией W(p)=1/T _Иp и инвертирующей характеристикой «вход-выход».

Релейный элемент 4 выполнен с неинвертирующей петлей гистерезиса и с симметричными относительно нулевого уровня порогами переключения ±b. Релейный элемент 9 имеет нулевое значение порогов переключения и инвертирующую характеристику «вход-выход». Выходные сигналы релейных элементов 4, 9 меняются дискретно в пределах ±А.

Блок 5 функции «Исключающее ИЛИ» формирует на выходе логической сигнал «1» в случае несовпадения знаков сигналов на выходах релейных элементов 4, 9 и логический сигнал «0» - в случае совпадения знаков этих сигналов.

Выходной сигнал элементов 6, 11, 14, 15 соответствует логическому состоянию «1» при условии наличия логического состояния «1» на каждом из их входов одновременно.

Счетчик 12 производит суммирование, а счетчик 7 - вычитание числа импульсов, поступающих с выхода блоков 6, 11 соответственно. Вход «С» - счетный. Вход «S» предназначен для принудительной установки счетчиков 7, 12 в состояние максимального числа. Вход «R» предназначен для принудительной установки счетчика 12 в нулевое состояние.

Генератор 10 формирует на выходе высокочастотные однополярные импульсы стабильной частоты.

Цифровой компаратор 13 формирует на прямом выходе логическое состояние «1» при условии выполнения равенства N₁(t) N₂(t), а на инверсном выходе - логическое состояние «1» при условии невыполнения равенства N ₁(t) N₂(t).

Одновибратор 16 формирует на выходе импульс заданной длительности синхронно с моментом времени переключения блока 15 в логическое состояние «1».

Блок 17 формирует на выходе сигнал, соответствующий состоянию «1» при условии наличия «1» хотя бы на одном из двух его входах.

Устройство работает следующим образом.

ФСУ относится к классу интегрирующих систем «вертикального» типа с двумя цифровыми развертывающими функциями. Первая - независимая N ₁(t) формируется на выходе суммирующего счетчика 12, вторая - функциональная N₂(t) (зависящая от X _ВХ) подается на вход компаратора 13 с выхода вычитающего счетчика 7. Звенья 1, 2, 3, 4, 5, 8, 9 в совокупности образуют преобразователь напряжения в частоту импульсов (ПНЧ), где частота сигнала Y_F пропорциональна амплитуде Х _ВХ.

Рассмотрим работу ФСУ без учета режима ограничения _max (фиг.2а-д). В момент времени формирования импульса «Сброс» с выхода устройства синхронизации (фиг.1 - вход 18, фиг.2а) вычитающий счетчик 7 переходит в состояние максимального числа N_max, а суммирующий счетчик 12 обнуляется (фиг.2д). При этом инверсный выход цифрового компаратора 13 находится в логическом состоянии «1». Под действием счетных импульсов с выхода генератора 10 (фиг.2г) в суммирующем счетчике 12 накапливается число N₁(t), а в вычитающем счетчике 7 происходит уменьшение числа N _MAX пропорционально величине сигнала управления X _ВХ (фиг.2б, в, д). При выполнении равенства N ₁(t) N₂(t) (фиг.2д) на инверсном выходе « » цифрового компаратора 13 (фиг.1) формируется логический сигнал «0», логические элементы 6, 11 закрываются и счет в счетчиках 7, 12 прекращается. Сигналом логической «1» с прямого выхода «Q» цифрового компаратора 13 открывается логический элемент 10 и на тиристор подается управляющий импульс. По мере роста амплитуды входного сигнала (фиг.2б) увеличивается частота на выходе блока 5 (фиг.2в), что приводит к соответствующему изменению угла управления _i тиристорами (фиг.2д).

Рассмотрим режим ограничения в ФСУ максимального угла управления _max (фиг.3). С помощью логического элемента 15 задается число N₀<N _max, при котором наступает ограничение _max (фиг.3б). При малом значении сигнала управления X_ВХ производная цифровой развертки N₂(t) падает из-за уменьшения частоты счетных импульсов с выхода блока 5 (фиг.3а, б). Поэтому в диапазоне _MAX соблюдается неравенство N ₁(t)<N₂(t) и цифровой компаратор 13 находится в логическом состоянии Q=0. В момент времени N ₁(t)=N₀ логический элемент 15 переходит в логическое состояние «1» и запускается одновибратор 16 (фиг.3в), под действием выходного сигнала которого суммирующий 12 и вычитающий 7 счетчики принудительно устанавливаются в положение N _max (фиг.3б). Цифровой компаратор 13 переключается в логическое состояние Q=1 и на тиристоры подается импульс управления, соответствующий _max. В дальнейшем сигналом «Сброс» на входе 18 (фиг.3г) обнуляется суммирующий счетчик 12, подтверждается состояние максимального числа N_max в вычитающем счетчике 7, а ФСУ возвращается в исходное положение. В дальнейшем процесс повторяется. Таким образом, максимальный угол _max ограничивается во всем диапазоне выполнения неравенства N₀ N₂(t) N_max.

Следовательно, введение в схему ФСУ блоков 15, 16 позволяет сформировать дискретный участок развертки N₁(t) и ограничить тем самым _max на заданном уровне без применения усилителя-ограничителя аналогового сигнала на входе ФСУ, что повышает помехоустойчивость устройства.

Рассмотрим работу блоков 1-5, 8, 9, образующих ПНЧ (фиг.1). Минимальная амплитуда выходных импульсов модулятора 2 задается опорным напряжением, подаваемым на вход 8 (фиг.1, фиг.4а, б). Под действием выходных импульсов модулятора 2 в контуре элементов 2, 3, 4 возникает режим устойчивых автоколебаний (фиг.4в), частота которого определяется постоянной времени Т_И интегратора 3 и величиной порогов переключения ±b первого релейного элемента 4. По мере роста величины сигнала управления X_ВХ (фиг.4а) возрастает амплитуда импульсов на выходе модулятора 2 (фиг.4б), что приводит к росту частоты выходных импульсов первого релейного элемента 4 (фиг.4в). Выходной сигнал интегратора 3 имеет пилообразную форму, ограниченную по амплитуде порогами переключения ±b первого релейного элемента 4 (фиг.4в). Второй релейный элемент 9 переключается в мометны времени изменения знака пилообразного напряжения на выходе интегратора 3 (фиг.4в, г), в результате чего выходные импульсы блока 9 оказываются сдвинутыми относительно выходных импульсов блока 4 на 90 эл. град. При этом логический элемент 5 функции «Исключающее ИЛИ» формирует сигнал, частота которого в два раза превышает частоту импульсов на выходе первого релейного элемента 4 (фиг.4в, д).

Таким образом, частота выходных импульсов ПНЧ повышается в два раза без изменения параметров блоков 3 и 4, что положительно сказывается на помехоустойчивости ФСУ. Повышение частоты выходного сигнала ПНЧ обеспечитвает возможность увеличения разрядности счетчиков 7, 12, что снижает ошибку дискретизации регулирования угла управления тиристорами и повышает точность работы ФСУ.

Следовательно, за счет введения блоков 5, 9, 15, 16, 17 повышается точность и помехоустойчивость работы фазосдвигающего устройства.

Промышленная применимость.

Рассмотренное устройство предлагается использовать при реконструкции электроприводов воздуходувок цеха №2 ОАО ММК с применением тиристорных станций управления для плавного пуска асинхронных электродвигателей.

За счет внедрения подобной системы, обладающей повышенной помехоустойчивостью и точностью в работе, основными статьями экономической эффективности являются:

- экономия затрат на электроэнергию в результате перевода электродвигателей из непрерывного в отключенное состояние;

- эффективность от снижения потока отказов электро- и технологического оборудования и снижения затрат на ремонт и обслуживание.

Таким образом, предполагаемый экономический эффект от внедрения тиристорных регуляторов напряжения для плавного пуска асинхронных электродвигателей составляет 4650000 руб. в год. Срок окупаемости затрат - 2,1 года.