устройство для контроля временных рассогласований импульсных последовательностей

Формула изобретения

Устройство для контроля временных рассогласований импульсных последовательностей, содержащее четыре формирователя импульсов, два элемента И и два элемента ИЛИ, в котором первый и второй входы первого элемента ИЛИ соединены с выходами соответственно первого и второго формирователей импульсов, вход третьего формирователя импульсов соединен с первым входом устройства, а выход - с первым входом первого элемента И, вход четвертого формирователя импульсов соединен со вторым входом устройства, а выход - с первым входом второго элемента И, отличающееся тем, что в него введены третий элемент И, три элемента задержки, два RS-триггера, генератор эталонной частоты, счетчик импульсов и регистр памяти, первый вход третьего элемента И соединен с выходом генератора эталонной частоты, второй - с выходом второго элемента ИЛИ, а выход - со счетным входом счетчика импульсов, первый элемент задержки включен между инверсным выходом второго RS-триггера и вторым входом первого элемента И, второй элемент задержки включен между инверсным выходом первого RS-триггера и вторым входом второго элемента И, третий элемент задержки включен между выходом первого элемента ИЛИ и входом обнуления счетчика импульсов, S-вход первого RS-триггера соединен с выходом первого элемента И, R-вход - с выходом четвертого формирователя импульсов, а прямой выход - с первым входом второго элемента ИЛИ, S-вход второго RS-триггера соединен с выходом второго элемента И, R-вход - с выходом третьего формирователя импульсов, а прямой выход - со вторым входом второго элемента ИЛИ, входы первого и второго формирователей импульсов соединены с инверсными выходами соответственно первого и второго RS-триггеров, первый и второй информационные входы регистра памяти соединены с выходом первого или второго элемента задержки и с выходом счетчика импульсов соответственно, а вход управления - с выходом первого элемента ИЛИ.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и радиолокации и может быть использовано для цифровой обработки радиолокационных сигналов, преобразованных в видеоимпульсы.

Известно устройство для контроля временных рассогласований между моментами перехода через ноль двух синусоидальных сигналов по авторскому свидетельству СССР № 435520, кл. G06F 17/04, 1970 г., содержащее два формирователя импульсов, элемент ИЛИ, пять элементов И, два триггера и преобразователь временного интервала в код.

Признаками этого аналога, совпадающими с существенными признаками заявляемого устройства, являются два формирователя импульсов, элемент ИЛИ, три элемента И и два триггера.

Недостатком этого устройства является низкая достоверность результатов контроля.

Известно также устройство для контроля временных рассогласований импульсных последовательностей по авторскому свидетельству СССР № 1605235, кл. G06F 11/16, 1989 г., содержащее четыре формирователя импульсов, три элемента И, элемент ИЛИ, счетный триггер и два трехвходовых D-триггера.

Признаками этого аналога, совпадающими с существенными признаками заявляемого устройства, являются четыре формирователя импульсов, три элемента И, элемент ИЛИ и счетный триггер.

Недостатками этого устройства являются обусловленные наличием в составе устройства D-триггеров сложность и относительно низкая надежность.

Наиболее близким по технической сущности к заявляемому (прототипом) является устройство для контроля временных рассогласований импульсных последовательностей по патенту РФ № 2024926, кл. G06F 11/16, Н03K 5/19, 1991 г., содержащее пять формирователей импульсов, два элемента И, два элемента ИЛИ и счетный триггер, в котором первый и второй входы первого элемента ИЛИ соединены с выходами соответственно первого и второго формирователей импульсов, вход третьего формирователя импульсов соединен с первым входом устройства, а выход - с первым входом первого элемента И, вход четвертого формирователя импульсов соединен со вторым входом устройства, а выход - с первым входом второго элемента И, входы первого и второго формирователей импульсов соединены соответственно с первым и вторым входами устройства, вторые выходы первого и второго элементов И соединены с выходами соответственно второго и первого формирователей импульсов, первый вход второго элемента ИЛИ соединен с выходом первого элемента И и первым выходом устройства, второй вход - с выходом второго элемента И и вторым выходом устройства, а выход - со входом обнуления счетного триггера, счетный вход которого соединен с выходом первого элемента ИЛИ, вход пятого формирователя импульсов соединен с выходом счетного триггера, а выход - с третьим выходом устройства.

Признаками прототипа, совпадающими с существенными признаками заявляемого устройства, являются четыре формирователя импульсов, два элемента И и два элемента ИЛИ.

Недостатками этого устройства, присущими и устройствам по авторским свидетельствам СССР № № 435520 и 1605235, являются ограниченные функциональные возможности. Дело в том, что оба эти устройства обеспечивают лишь качественный контроль характера временного рассогласования между импульсными последовательностями, то есть опережает первая последовательность вторую или отстает от нее. В то же время на практике часто нужно знать количественную оценку этого опережения (или отставания). Указанные аналоги заявляемого устройства обеспечивают лишь очень грубую оценку временного рассогласования, то есть определяют, составляет оно полупериод следования импульсов или нет. Поэтому возникает необходимость в более точном количественном измерении степени временного рассогласования между поступающими на вход устройства импульсами.

Задачей, на решение которой направлено создание изобретения, является расширение функциональных возможностей устройства контроля за счет обеспечения возможности количественного измерения степени временного рассогласования.

Технический результат достигается тем, что в известное устройство введены третий элемент И, три элемента задержки, два RS-триггера, генератор эталонной частоты, счетчик импульсов и регистр памяти, первый вход третьего элемента И соединен с выходом генератора эталонной частоты, второй - с выходом второго элемента ИЛИ, а выход - со счетным входом счетчика импульсов, первый элемент задержки включен между инверсным выходом второго RS-триггера и вторым входом первого элемента И, второй элемент задержки включен между инверсным выходом первого RS-триггера и вторым входом второго элемента И, третий элемент задержки включен между выходом первого элемента ИЛИ и входом обнуления счетчика импульсов, S-вход первого RS-триггера соединен с выходом первого элемента И, R-вход - с выходом четвертого формирователя импульсов, а прямой выход - с первым входом второго элемента ИЛИ, S-вход второго RS-триггера соединен с выходом второго элемента И, R-вход - с выходом третьего формирователя импульсов, а прямой выход - со вторым входом второго элемента ИЛИ, входы первого и второго формирователей импульсов соединены с инверсными выходами соответственно первого и второго RS-триггеров, первый и второй информационные входы регистра памяти соединены с выходом первого или второго элемента задержки и с выходом счетчика импульсов соответственно, а вход управления - с выходом первого элемента ИЛИ.

Для достижения технического результата в известное устройство для контроля временных рассогласований импульсных последовательностей, содержащее четыре формирователя импульсов, два элемента И и два элемента ИЛИ, в котором первый и второй входы первого элемента ИЛИ соединены с выходами соответственно первого и второго формирователей импульсов, вход третьего формирователя импульсов соединен с первым входом устройства, а выход - с первым входом первого элемента И, вход четвертого формирователя импульсов соединен со вторым входом устройства, а выход - с первым входом второго элемента И, введены третий элемент И, три элемента задержки, два RS-триггера, генератор эталонной частоты, счетчик импульсов и регистр памяти, первый вход третьего элемента И соединен с выходом генератора эталонной частоты, второй - с выходом второго элемента ИЛИ, а выход - со счетным входом счетчика импульсов, первый элемент задержки включен между инверсным выходом второго RS-триггера и вторым входом первого элемента И, второй элемент задержки включен между инверсным выходом первого RS-триггера и вторым входом второго элемента И, третий элемент задержки включен между выходом первого элемента ИЛИ и входом обнуления счетчика импульсов, S-вход первого RS-триггера соединен с выходом первого элемента И, R-вход - с выходом четвертого формирователя импульсов, а прямой выход - с первым входом второго элемента ИЛИ, S-вход второго RS-триггера соединен с выходом второго элемента И, R-вход - с выходом третьего формирователя импульсов, а прямой выход - со вторым входом второго элемента ИЛИ, входы первого и второго формирователей импульсов соединены с инверсными выходами соответственно первого и второго RS-триггеров, первый и второй информационные входы регистра памяти соединены с выходом первого или второго элемента задержки и с выходом счетчика импульсов соответственно, а вход управления - с выходом первого элемента ИЛИ.

Совокупность вновь введенных элементов и связей не следует явным образом из уровня техники, поэтому предлагаемое устройство следует считать новым и имеющим изобретательский уровень.

Сущность изобретения поясняется чертежами.

На фиг.1 - структурная схема предлагаемого устройства;

на фиг.2 - временные диаграммы, поясняющие работу устройства, при этом число на каждой из диаграмм равно номеру элемента структурной схемы, на выходе которого изображен сигнал на данной диаграмме, причем число со штрихом означает сигнал на инверсном выходе RS-триггера.

Устройство содержит формирователи 1-4 импульсов, элементы 5-7 И, элементы 8 и 9 ИЛИ, элементы 10-12 задержки, RS-триггеры 13 и 14, генератор 15 эталонной частоты, счетчик 16 импульсов, регистр 17 памяти, вход 18 первой контролируемой импульсной последовательности и вход 19 второй контролируемой импульсной последовательности.

Вход формирователя 1 соединен со входом 18 устройства, а выход - с первым входом элемента 5 И и R-входом триггера 14. Вход формирователя 2 соединен со входом 19 устройства, а выход - с первым входом элемента 6 И и R-входом триггера 13. S-вход триггера 13 соединен с выходом элемента 5 И, прямой выход - с первым входом элемента 8 ИЛИ, а инверсный выход - непосредственно со входом формирователя 3, а через элемент 11 задержки - со вторым входом элемента 6 И. S-вход триггера 14 соединен с выходом элемента 6 И, прямой выход - со вторым входом элемента 8 ИЛИ, а инверсный выход - непосредственно со входом формирователя 4, а через элемент 10 задержки - со вторым входом элемента 5 И. Первый вход элемента 7 И соединен с выходом генератора 15 эталонной частоты, второй - с выходом элемента 8 ИЛИ, а выход - со счетным входом счетчика 16, вход обнуления которого через элемент 12 задержки соединен с выходом элемента 9 ИЛИ и входом управления регистра 17 памяти, а выход - со вторым информационным входом регистра 17 памяти. Первый информационный вход регистра 17 памяти соединен с выходом одного из элементов 10 или 11 задержки (в схеме на фиг.1 он соединен с выходом элемента 11). Первый и второй входы элемента 9 ИЛИ соединены с выходами формирователей 3 и 4 соответственно.

Устройство работает следующим образом.

В исходном состоянии счетчик 16 обнулен, а на прямых выходах триггеров 13 и 14 установлены сигналы уровня логического нуля (цепи установки на чертежах не показаны).

Импульсы, временное рассогласование между которыми подлежит контролю, поступают со входов 18 и 19 устройства на входы формирователей 1 и 2 соответственно. Формирователи 1 и 2 по передним фронтам поступивших на их входы сигналов формируют на своих выходах короткие импульсы (моменты времени t₁ и t₂, если импульс на входе 18 опережает во времени импульс на входе 19, и моменты t₃ и t₄ - в противном случае).

Рассмотрим сначала функционирование устройства в случае, когда контролируемый импульс на входе 18 появляется раньше, чем на входе 19. Этому случаю соответствуют временные диаграммы на фиг.2а. В этой ситуации в момент времени t₁ триггер 14 своего состояния не изменяет. При этом элемент 5 открыт по второму входу сигналом уровня логической единицы, прошедшим через элемент 10 с инверсного выхода триггера 14. Поэтому импульс с выхода формирователя 1 проходит через элемент 5 на S-вход триггера 13, в результате чего последний перебрасывается. На его прямом выходе появляется сигнал уровня логической единицы, который через элемент 8 поступает на второй вход элемента 7. Генератор 15 формирует короткие импульсы эталонной частоты с уровнем логической единицы, которые поступают на первый вход элемента 7. Эти импульсы, проходя через элемент 7, открытый по второму входу сигналом уровня логической единицы с выхода элемента 8, поступают на счетный вход счетчика 16. Счетчик 16 начинает отсчет интервала времени, прошедшего от момента времени t ₁ поступления импульса на вход 18 устройства. Кроме того, в момент времени t₁ под действием сигнала с уровнем логического нуля с инверсного выхода триггера 13, прошедшего через элемент 11 на второй вход элемента 6, последний закрывается для прохождения импульсов формирователя 2.

Процесс счета импульсов генератора 15 счетчиком 16 продолжается до момента времени t₂ поступления импульса на вход 19 устройства и формирования короткого импульса формирователем 2. Величина задержки t элементов 10 и 11 выбирается минимально возможной, но достаточной для прохождения короткого импульса через элементы 5 и 6 соответственно, поэтому к моменту времени t₂ элемент 6 еще остается закрытым по второму входу, и импульс формирователя 2 на S-вход триггера 14 не проходит, триггер 14 продолжает оставаться в исходном состоянии. Импульс формирователя 2 поступает на R-вход триггера 13. Триггер 13 перебрасывается в исходное состояние. На его прямом выходе, а следовательно, и на выходе элемента 8 появляется сигнал уровня логического нуля, элемент 7 закрывается по второму входу, и импульсы генератора 15 перестают поступать на счетный вход счетчика 16. В результате к моменту времени t₂ в счетчике 16 формируется число, пропорциональное временному рассогласованию t₂-t ₁ между импульсами, поступающими на входы 18 и 19 устройства. Код этого числа с выхода счетчика 16 поступает на второй информационный вход регистра 17. На первый информационный вход регистра 17 с выхода элемента 11 в момент времени t₂ поступает сигнал уровня логического нуля, соответствующий знаку временного рассогласования между контролируемыми импульсами. В тот же момент времени t ₂ под действием положительного перепада сигнала на инверсном выходе триггера 13 формирователь 3 формирует короткий импульс, который проходит через элемент 9 на вход управления регистра 17. Под действием этого импульса в память регистра 17 записывается информация с его информационных входов. Таким образом, в регистр 17 оказывается записанной информация как о знаке, так и о величине временного рассогласования между контролируемыми импульсами на входах устройства. Импульс с выхода элемента 9, кроме того, через элемент 12, время задержки t которого выбирается достаточным для записи информации в регистр 17, проходит на вход обнуления счетчика 16, в результате чего счетчик 16 обнуляется.

Далее цикл повторяется.

В случае, если контролируемый импульс на входе 18 появляется позже, чем на входе 19, процесс функционирования устройства протекает аналогично описанному. Этому случаю соответствуют временные диаграммы фиг.2б. Разница состоит лишь в том, что в этом случае перебрасывается триггер 14, а с помощью элементов 10 и 5 предотвращается прохождение на S-вход триггера 13 короткого импульса формирователя 1 и перебрасывание триггера 13. При этом элемент 7 в момент времени t₃ открывается по второму входу сигналом уровня логической единицы с прямого выхода триггера 14, счетчик 16 подсчитывает число импульсов генератора 15, умещающихся в интервал времени t₃-t₄, на первый информационный вход регистра 17 в момент времени t₄ поступает с выхода элемента 11 сигнал с уровнем логической единицы, а запись информации в регистр 17 осуществляется в момент времени t₄ под действием короткого импульса, сформированного формирователем 4 в результате положительного перепада сигнала на инверсном выходе триггера 14.

Нетрудно видеть, что в заявляемом устройстве осуществляется контроль не только знака временного рассогласования между входными последовательностями, но и количественное измерение величины этого рассогласования, что существенно расширяет его функциональные возможности по сравнению с прототипом.

Таким образом, техническим результатом, достигаемым в предлагаемом устройстве, является расширение функциональных возможностей устройства за счет обеспечения возможности количественного измерения степени временного рассогласования между импульсами.

Заявляемое устройство достаточно легко реализуемо на основе интегральных микросхем серий 530, 533 (см., например, В.Л.Шило. Популярные микросхемы ТТЛ. - М.: Аргус. - 1993).