Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти, элементы памяти для них: ....образующих ячейки, для которых необходимо восстановление или регенерация заряда, т.е. динамические ячейки – G11C 11/401

Изобретение относится к вычислительной технике, а именно к электронной памяти. Техническим результатом является снижение мощности в электронном запоминающем устройстве. Запоминающее устройство содержит последовательно сегментированную разрядную линию для доступа к данным в упомянутом запоминающем устройстве, повторитель с защелкой, управляющий сегментами разрядной линии, причем повторитель с защелкой управляется разрядами адреса памяти и определителями, выбранными из списка сигналов разрешения чтения и сигналов разрешения записи. Способ описывает работу данного запоминающего устройства. 4 н. и 11 з.п. ф-лы, 4 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в снижении энергопотребления динамической оперативной памяти. Способ обновления матрицы динамической оперативной памяти (DRAM), организованной в виде множества независимо обновляемых блоков памяти, содержащий: ассоциирование указателя с каждым независимо обновляемым блоком памяти; при записи данных в независимо обновляемый блок памяти, установку ассоциированного указателя для отражения действительных данных; увеличение задержки между операциями обновления, пропорционально ненулевому числу подавленных циклов обновления, причем цикл обновления подавляется, если ассоциированный указатель отражает недействительные данные, таким образом, чтобы только все независимо обновляемые блоки памяти, которые содержат действительные данные, могли обновляться с максимальным периодом обновления; и обновление с упомянутым максимальным периодом обновления только независимо обновляемых блоков памяти, у которых ассоциированный указатель отражает действительные данные, сохраненные в них. 3 н. и 23 з.п. ф-лы, 6 ил.

Изобретение относится к области микро-наноэлектроники и может быть использовано при создании динамических запоминающих устройств, двухмерных управляющих матриц для жидкокристаллических дисплеев, скоростных и высокоточных сканеров, двухмерных сенсоров, линий задержки и т.д. Изобретение позволяет повысить быстродействие функционального устройства, а также упростить технологию его изготовления, уменьшить его размеры и повысить интеграцию. В устройстве применяется цепочка последовательно соединенных активных функционально-интегрированных ячеек, которые способны управлять технологически совместимыми с ними электрическими приборами. Каждая ячейка цепочки представляет собой простейшую электрическую схему, состоящую из МОП-транзистора, резисторов и конденсатора. При этом используется задержка времени выключения МОП-транзистора по отношению ко времени окончания действия выходного сигнала. 16 ил.

Изобретение относится к способу и устройству для динамического хранения критических данных игровой машины путем распределения и освобождения области памяти в игровой машине. Техническим результатом является сохранение критических данных даже в случае сбоя в игровой машине, например прерывания подачи питания. В одном или более примерах осуществления описывается загрузка или удаление новой игры из игровой машины, при которых все существующие критические данные в памяти NV-RAM остаются неповрежденными. В одном примере осуществления изобретения раскрываются способ и устройство для динамического распределения и освобождения области памяти, позволяющего обеспечить как постоянное, так и временное хранение данных в NV-RAM. Предлагаются способ и устройство для осуществления мониторинга доступной области памяти и динамического изменения размера памяти в NV-RAM. В одном примере осуществления раскрывается способ выполнения контроля целостности NV-RAM и определения появления ошибки в критических данных. В одном или более примерах осуществления описываются способы уплотнения и перемещения содержимого NV-RAM, позволяющие объединить доступную область памяти или предотвратить несанкционированный доступ к памяти NV-RAM. 3 н. и 12 з.п. ф-лы, 12 ил.

Изобретение относится к устройству и способу неявной предварительной зарядки динамической оперативной памяти. Техническим результатом является расширение функциональных возможностей. Устройство памяти содержит, по меньшей мере, один банк, состоящий из ячеек памяти, организованных во множество строк ячеек памяти; и логическое средство управления, соединенное, по меньшей мере, с одним банком, и реагирующее на прием устройством памяти команды активации одиночной строки для открывания конкретной строки таким образом, что, если нет открытых строк, когда принята команда активации строки, то конкретная строка, по меньшей мере, в одном банке открывается, а если в банке открыта другая строка, отличная от конкретной строки, когда принята команда активации строки, то другая строка закрывается и конкретная строка открывается. Устройство управления памятью содержит первое местоположение хранения, в котором сохраняются данные относительно строк в банке ячеек памяти в устройстве памяти и логическое средство управления обращениями, совершаемыми к ячейкам памяти. Компьютерная система содержит процессор, устройство памяти и контроллер памяти. Способы описывают работу указанных устройств. 6 н. и 16 з.п. ф-лы, 6 ил.

Изобретение относится к области обработки цифровых данных, в частности, к обработке данных в полупроводниковых запоминающих устройствах (памяти) и к архитектуре памяти, в частности, к устройствам оперативной памяти (RAM), динамической памяти (DRAM), кэш-памяти и т.п. Техническим результатом является повышение быстродействия обработки цифровых данных в компьютерной системе. Запоминающее устройство в виде полупроводникового устройства памяти содержит блок управления с элементами управления и ячейки памяти, каждая из которых выполнена с возможностью подключения к системе шин для соединения с центральным процессором и содержит встроенный микропроцессор, включающий регистры, выполненные с возможностью хранения признаков начала имени потока данных и его конца, информации о состоянии и режиме встроенного микропроцессора. Способ описывает процесс обработки данных в указанном запоминающем устройстве. 5 з.п. ф-лы, 7 ил.

Изобретение относится к способу определения логического состояния выбранных ячеек памяти, имеющихся в запоминающем устройстве с матричной адресацией. Техническим результатом является возможность бездеструктивного считывания логического состояния выбранных ячеек памяти, адресуемых по схеме пассивной матричной адресации, и отсутствие необходимости обратной записи после каждой операции считывания. Устройство для определения логического состояния выбранных ячеек памяти в запоминающем устройстве с пассивной матричной адресацией выполнено подключаемым к ферроэлектрическому запоминающему устройству или образующим его часть и содержит считывающие усилительные контуры, синхронный усилитель, комбинированный источник напряжения смещения и сигнала, драйвер активной управляющей линии, мультиплексор, комплект маршрутизаторов. Другой вариант указанного устройства дополнительно снабжен вторым комплектом маршрутизаторов. Способ описывает работу указанных устройств. 3 н. и 22 з.п.ф-лы, 11 ил.