Контроль правильности работы запоминающих устройств, испытание запоминающих устройств во время режима ожидания или автономного режима работы: ...встроенные (аппаратные) средства самотестирования (BIST) – G11C 29/12

МПКРаздел GG11G11CG11C 29/00G11C 29/12
Раздел G ФИЗИКА
G11 Накопление информации
G11C Запоминающие устройства статического типа
G11C 29/00 Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы
G11C 29/12 ...встроенные (аппаратные) средства самотестирования (BIST)

Патенты в данной категории

АРХИТЕКТУРА ВСТРОЕННОГО САМОТЕСТИРОВАНИЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, ИМЕЮЩАЯ РАСПРЕДЕЛЕННОЕ ИНТЕРПРЕТИРОВАНИЕ КОМАНД И ОБОБЩЕННЫЙ ПРОТОКОЛ КОМАНД

Изобретение относится к архитектурам встроенного самотестирования для использования в электронных устройствах. Техническим результатом является тестирование множества распределенных модулей запоминающего устройства, имеющих различные требования распределения во времени и различные физические характеристики. Архитектура встроенного самотестирования (BIST) имеет распределенное интерпретирование алгоритмов и включает три уровня абстракции: централизованный контроллер встроенного самотестирования (BIST), набор указателей следования и набор интерфейсов запоминающего устройства. Контроллер встроенного самотестирования (BIST) сохраняет набор команд, которые определяют алгоритм для тестирования модулей запоминающего устройства безотносительно к физическим характеристикам или требования распределения во времени модулей запоминающего устройства. Указатели следования интерпретируют команды в соответствии с протоколом команд и генерируют последовательности операций запоминающего устройства. 3 н. и 35 з.п. ф-лы, 14 ил., 2 табл.

2336581
патент выдан:
опубликован: 20.10.2008
Наверх