Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы – G11C 29/00

Изобретение относится к испытательной технике и может быть использовано для диагностики функционирования и определения запасов надежности карт полупроводниковой памяти. Техническим результатом является обеспечение возможности определения запаса надежности тестируемого устройства. Система состоит из автомата управления, контроллера интерфейса Ethernet, оперативного запоминающего устройства, контроллера интерфейса карты полупроводниковой памяти, блока регистров управления, блока формирования и измерения временных параметров интерфейса карты памяти с разрешением 2,5 нс, умножителя частоты на основе фазовой автоподстройки частоты, блока управления устройством ввода и устройством индикации, блока приемопередатчика последовательного интерфейса, программируемой логической интегральной схемы, микросхемы приемопередатчика интерфейса Ethernet, вторичного источника питания, постоянной перепрограммируемой памяти, преобразователя уровня напряжения интерфейса карты памяти, тактового генератора 25 МГц, устройства ввода, устройства индикации, датчика температуры карты памяти, управляемого источника питания с выходным напряжением от 1 В до 5 В, датчика тока и контактного устройства для подключения карты полупроводниковой памяти. 1 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в восстановлении большого числа одновременно отказавших частей запоминающего устройства. Способ восстановления записей в запоминающем устройстве при отказе или повреждении части запоминающего устройства или при искажении данных на запоминающем устройстве, в котором разделяют область памяти запоминающего устройства на информационные зоны одинакового размера и контрольные зоны, выбранные из разных частей запоминающего устройства. Записывают каждую группу подлежащих запоминанию данных в виде набора кодовых слов в соответствующую информационную зону. Находят при каждой записи данных с помощью соответствующего вычислительного блока три эталонных контрольных суммы каждую по заранее установленной формуле. Далее записывают каждую из найденных эталонных контрольных сумм в виде кодового слова с тем же номером в соответствующую контрольную зону, при этом каждая из трех контрольных сумм хранится в отдельной зоне запоминающего устройства. При отказе или повреждении части запоминающего устройства вычисляют с помощью вычислительного блока текущие контрольные суммы по формулам для каждого набора кодовых слов с одинаковыми номерами во всех информационных зонах. Используют значения хранящихся эталонных контрольных сумм и значения текущих контрольных сумм для восстановления утраченных данных путем решения систем уравнений. 2 н. и 8 з.п. ф-лы, 2 ил.

Изобретение относится к вычислительной технике, а именно к электронной памяти. Техническим результатом является снижение мощности в электронном запоминающем устройстве. Запоминающее устройство содержит последовательно сегментированную разрядную линию для доступа к данным в упомянутом запоминающем устройстве, повторитель с защелкой, управляющий сегментами разрядной линии, причем повторитель с защелкой управляется разрядами адреса памяти и определителями, выбранными из списка сигналов разрешения чтения и сигналов разрешения записи. Способ описывает работу данного запоминающего устройства. 4 н. и 11 з.п. ф-лы, 4 ил.

Изобретение относится к компьютерной технике и может быть использовано для адаптации ширин импульсов словарной шины в запоминающих системах. Технический результат заключается в увеличении характеристик производительности, потребляемой мощности и стабильности работы запоминающих ячеек. Раскрыты системы, схемы и способы для адаптации ширин импульсов словарной шины (WL), используемых в запоминающих системах. Один вариант осуществления изобретения направлен на устройство, содержащее запоминающую систему. Устройство содержит: запоминающее устройство, работающее согласно импульсу словарной шины (WL) с ассоциированной шириной импульса WL; модуль встроенного самотестирования (BIST), который взаимодействует с запоминающим устройством, причем BIST-модуль выполнен с возможностью проводить самотестирование внутренней функциональности запоминающего устройства и предоставлять сигнал, указывающий то, прошло или не прошло запоминающее устройство самотестирование; схему адаптивного управления WL, которая взаимодействует с BIST-модулем и запоминающим устройством, причем схема адаптивного управления WL выполнена с возможностью регулировать ширину импульса WL запоминающего устройства на основе сигнала, предоставленного посредством BIST-модуля. 4 н. и 34 з.п. ф-лы, 5 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении одинаковой и прогнозируемой эффективности обнаружения константных неисправностей и неисправностей, обусловленных информационным взаимовлиянием элементов памяти, в ОЗУ с произвольной организацией. Способ тестирования ОЗУ путем использования Р-разрядного генератора псевдослучайных чисел на основе циклического регистра сдвига с линейной обратной связью и периодом повторения М, структуру которого предварительно определяют на основе системы неравенств, заключающийся в том, что проводят подряд не менее К циклов тестирования, в каждом из которых выполняют, последовательно чередуя, процедуру записи тестовых L-разрядных псевдослучайных чисел во все N ячейки ОЗУ, а затем процедуру чтения из каждой ячейки ОЗУ записанных в них данных и сравнения их с тестовыми псевдослучайными числами, причем для формирования тестовых псевдослучайных чисел сначала в генератор псевдослучайных чисел записывают новое начальное двоичное Р-разрядное число, отличное от нуля, L-разрядов которого позже используют как первое тестовое число, затем последовательно осуществляют (N-1) циклических сдвигов в регистре сдвига с линейной обратной связью и таким образом формируют все N L-разрядные тестовые числа, причем дополнительно вводят операцию селекции, где из подряд формируемых псевдослучайных чисел в качестве тестовых выбирают только те, которые отстоят друг от друга точно на L псевдослучайных чисел. 4 ил.

Изобретение относится к области вычислительной техники и может быть использовано для повышения отказоустойчивости и достоверности функционирования устройств хранения и передачи информации. Технический результат заключается в осуществлении возможности коррекции всех одиночных ошибок в отдельных байтах информации и обнаружении произвольных ошибок в байтах информации. Устройство содержит узел памяти, входной блок кодирования, выходной блок кодирования, блок вычисления синдрома ошибки, дешифратор, коммутатор, блок коммутаторов, корректор, блок корректоров, первый элемент ИЛИ, второй элемент ИЛИ, инвертор, элемент И, блок элементов И, вход установки в нулевое состояние, вход записи, вход считывания, адресные входы, информационные входы, вход синхронизации, информационные выходы, выход сигнала "ошибка". 1 ил., 2 табл., 1 прил.

Изобретение относится к вычислительной технике. Технический результат заключается в увеличении скорости расчетов при восстановлении дисков. Способ восстановления записей в запоминающем устройстве, в котором при записи данных в информационные зоны запоминающего устройства в его соответствующие контрольные зоны заносят по меньшей мере две эталонных контрольных суммы, вычисленные по заранее установленным формулам, а в процессе использования запоминающего устройства неоднократно вычисляют с помощью вычислительного блока текущие контрольные суммы по тем же формулам для каждого набора кодовых слов с одинаковыми номерами во всех информационных зонах и сравнивают каждую из вычисленных текущих контрольных сумм с соответствующей эталонной контрольной суммой для нахождения синдрома ошибок и замены выявленных ошибок записи правильными значениями. 3 н. и 8 з.п. ф-лы, 1 ил.

Изобретение относится к области телемеханики, автоматики и вычислительной техники и предназначено для повышения достоверности функционирования запоминающих устройств. Техническим результатом является повышение достоверности функционирования устройства за счет коррекции одиночных ошибок в отдельных байтах информации и обнаружения произвольных ошибок в байтах информации. Устройство содержит узел памяти, входной блок кодирования, выходной блок кодирования, блок вычисления синдрома ошибки, дешифратор, коммутаторы, корректоры, элементы ИЛИ, инвертор, элементы И. 1 ил., 5 табл., 1 приложение.

Изобретение относится к способу сжатия и восстановления сообщений в системах обработки, передачи и хранения текстовой информации. Техническим результатом является повышение коэффициента сжатия текстовой информации за счет совместного использования постоянного и временного словарей и последующего сжатия нумерующих кодов постоянного словаря методами статистического кодирования. Способ заключается в том, что при сжатии сообщений в массиве исходной текстовой информации выделяют слово, определяют наличие или отсутствие выделенного слова в постоянном словаре, при наличии этого слова в постоянном словаре нумерующий код, определяющий слово в постоянном словаре, помещают в массив сжатой текстовой информации, при отсутствии слова в постоянном словаре определяют его наличие или отсутствие во временном словаре и при наличии этого слова во временном словаре нумерующий код, определяющий слово во временном словаре, также помещают в массив сжатой текстовой информации. При отсутствии выделенного слова во временном словаре выделенное слово помещают во временный словарь и в массив сжатой текстовой информации. После кодирования всех слов массива исходной текстовой информации последовательность нумерующих кодов постоянного словаря в сжатой текстовой информации кодируют статистическим кодом. 6 з.п. ф-лы.

Изобретение относится к области телемеханики, автоматики и вычислительной техники, а именно к устройствам хранения и передачи информации повышенной достоверности функционирования. Техническим результатом является повышение достоверности функционирования устройства за счет обнаружения всех одиночных ошибок и максимального количества двойных ошибок при минимальных временных затратах. Устройство хранения и передачи информации повышенной достоверности функционирования содержит узел памяти, входной блок кодирования, выходной блок кодирования, блок выявления ошибки, блок элементов И, элемент И, элемент ИЛИ, вход установки устройства в нулевое состояние, вход записи, вход считывания, адресные входы, информационные входы, вход синхронизации, информационные выходы, выход сигнала «ошибка». 1 ил., 1 табл.

Представленное изобретение относится к способу тестирования многопортовых массивов памяти на рабочей частоте. Техническим результатом является сокращение времени тестирования массивов памяти. Способ тестирования массива памяти включает, во время режима теста: одновременную запись первого шаблона данных по первому адресу в массив памяти через первый порт записи и второго шаблона данных по второму адресу в массив памяти через второй порт записи, причем первый шаблон данных отличается от второго шаблона данных, считывание первого и второго шаблонов данных из массива памяти через, по меньшей мере, первый порт считывания, и одновременное сравнение первого шаблона данных, считанного из массива памяти, с первым шаблоном данных, записанным в массив памяти, на первом компараторе и сравнение второго шаблона данных, считанного из массива памяти, со вторым шаблоном данных, записанным в массив памяти, на втором компараторе, который является отличным от первого компаратора, не в режиме теста: прием постоянного шаблона данных на вход данных первого компаратора. 3 н. и 17 з.п. ф-лы, 4 ил.

Изобретение относится к вычислительной технике и автоматике и может быть использовано в запоминающих устройствах, выполненных на блоках памяти с многоразрядной организацией. Техническим результатом является повышение надежности устройства и расширение функциональных возможностей. Постоянное запоминающее устройство содержит блоки памяти, магистраль инициализации, магистраль режима работы, магистраль адреса, магистраль записи, корректор одиночных ошибок и магистраль данных, блок управления упаковкой разрядов слова, блоки элементов И, блок элементов ИЛИ и блок выдачи слова, индивидуальные магистрали адреса блоков памяти и блока управления упаковкой разрядов слова подключены к друг другу, образуя общую магистраль адреса устройства, индивидуальные магистрали режима работы блоков памяти подключены к друг другу, образуя общую магистраль режима работы, индивидуальные магистрали инициализации блоков памяти, блока управления упаковкой разрядов слова, корректора одиночных ошибок и блока выдачи слова подключены к друг другу, образуя общую магистраль инициализации. 2 ил., 1 табл.

Изобретение относится к вычислительной технике и автоматике и может быть использовано в запоминающих устройствах, выполненных на блоках памяти большой разрядности. Технический результат заключается в организации многопортового устройства, повышении его надежности, обнаружении и исправлении ошибок в поле его памяти. Запоминающее устройство обеспечивает использование в поле памяти блоков памяти большой информационной емкости и большой разрядности L>1 с предварительной упаковкой массива информационных слов разрядности К после их преобразования в массив кодовых слов разрядности N и записью их в поле памяти. Запоминающее устройство содержит корректор ошибок в разрядных словах, N блоков памяти с числом информационных выходов в каждом, равным L, общую магистраль адреса, N индивидуальных магистралей записи L-разрядных слов, общую магистраль режима работы и общую магистраль инициализации, коммутатор, регистры портов, дешифратор управления портами и внутреннюю магистраль данных. 2 ил., 1 табл.

Изобретение относится к области сжатия данных. Техническим результатом является расширение функциональных возможностей. Сетевая система выполнена с возможностью настройки сжатия данных и содержит сеть, клиента и сервер, предоставляющий терминальную службу клиенту, при этом сервер выполнен с возможностью осуществлять процедуру сжатия данных и содержит, по меньшей мере, один буфер предыстории, при этом один или несколько параметров процедуры сжатия являются настраиваемыми в соответствии с информацией обратной связи, указывающей наличие ресурсов для передачи данных, помещенных в упомянутый буфер предыстории сжатых данных по сети от терминальной службы на клиент, и полученной на основе количества времени, затраченного на передачу всех данных из упомянутого буфера предыстории. Способы описывают работу указанной системы. 10 н. и 35 з.п. ф-лы, 9 ил.

Изобретение относится к области двигателестроения и может быть использовано для защиты программного обеспечения (ПО) блока управления двигателем внутреннего сгорания транспортного средства (далее - БУ ДВС ТС) от несанкционированного изменения. Техническим результатом является повышение степени защиты программного обеспечения. Способ доводки ПО БУ ДВС транспортного средства на работающем ДВС заключается в том, что переписывают во внешнее двухпортовое ОЗУ программное обеспечение БУ ДВС ТС, запускают ДВС, уточняют входящий в ПО массив данных с калибровочными таблицами и константами при работе ДВС в различных рабочих режимах, записывают уточненные данные во внешнее двухпортовое ОЗУ, а по окончании процесса доводки записывают доведенное ПО в ЭСППЗУ микроконтроллера БУ ДВС ТС, причем перед запуском ДВС разделяют ПО на исполняемый код и массив данных с калибровочными таблицами и константами, переписывают во внешнее двухпортовое ОЗУ указанный массив данных, записывают в ЭСППЗУ исполняемый код, программно закрывают ЭСППЗУ от считывания, а по окончании процесса доводки изменяют массив данных с калибровочными таблицами и константами и добавляют измененные адреса данных к исполняемому коду, после чего записывают доведенное ПО в ЭСППЗУ микроконтроллера БУ ДВС ТС и программно закрывают ЭСППЗУ микроконтроллера БУ ДВС ТС от считывания. 1 з.п. ф-лы, 1 ил.

Изобретение относится к методам выполнения трассировки данных в интегральной схеме со множеством введенных блоков памяти. Техническим результатом является возможность выполнения трассировки для каждого блока памяти в отдельности и обеспечение высокой степени компрессии для данных трассировки. Модуль трассировки в интегральной схеме формирует пакеты данных трассировки для доступов к памяти множества блоков памяти. Модуль памяти включает в себя множество устройств захвата данных (один на любую память) и генератор потока трассировки. Каждый блок захвата данных включает в себя регистр, компаратор, компрессор адреса и устройство пакетирования. Регистр хранит адрес для предыдущего доступа к памяти ассоциированной памяти. Компаратор сравнивает адрес для текущего доступа к памяти с адресом, сохраненным в регистре. Компрессоры адреса и данных выполняют сжатие адреса и данных, соответственно, для текущего доступа к памяти. Устройство пакетирования формирует пакет данных трассировки для текущего доступа к памяти. Генератор потока трассировки генерирует поток, содержащий пакеты данных трассировки, от всех устройств захвата данных. 7 н. и 26 з.п. ф-лы, 11 ил.

Изобретение относится к архитектурам встроенного самотестирования для использования в электронных устройствах. Техническим результатом является тестирование множества распределенных модулей запоминающего устройства, имеющих различные требования распределения во времени и различные физические характеристики. Архитектура встроенного самотестирования (BIST) имеет распределенное интерпретирование алгоритмов и включает три уровня абстракции: централизованный контроллер встроенного самотестирования (BIST), набор указателей следования и набор интерфейсов запоминающего устройства. Контроллер встроенного самотестирования (BIST) сохраняет набор команд, которые определяют алгоритм для тестирования модулей запоминающего устройства безотносительно к физическим характеристикам или требования распределения во времени модулей запоминающего устройства. Указатели следования интерпретируют команды в соответствии с протоколом команд и генерируют последовательности операций запоминающего устройства. 3 н. и 35 з.п. ф-лы, 14 ил., 2 табл.

Изобретение относится к области автоматики и вычислительной техники и предназначено для повышения отказоустойчивости оперативного запоминающего устройства в управляющих системах реального времени. Техническим результатом является значительное повышение отказоустойчивости по отношению к одиночным, двойным и тройным комбинированным отказам и сбоям, расширение функциональных возможностей. Устройство содержит регистр адреса памяти (1), избыточное ОЗУ (2), снабженное кодом Хэмминга, контроллер кода Хэмминга (3), регистр данных памяти (4), сумматор по модулю два (5), диагностическую кэш-память (6), два регистра - инверторами (7) и (8), входной (9) и выходной (10) мультиплексоры, элемент ИЛИ (11), элемент И (12), сумматор порога ошибочных битов слова (13) и автомат у правления (14). 5 ил., 1 табл.

Изобретение относится к средствам обеспечения архитектуры вычислительной системы. Техническим результатом является расширение функциональных возможностей вычислительных систем с обеспечением новых дополнительных команд или инструкций с возможностью эмуляции другими архитектурами. В заявке описаны способ, система и компьютерный программный продукт для вычисления кода аутентификации данных, хранящихся в памяти вычислительной среды. Посредством команды задается единица памяти, для которой требуется вычислить код аутентификации. В процессе вычислительной операции процессор определяет один из методов шифрования, который подлежит применению при вычислении кода аутентификации. 2 н. и 8 з.п. ф-лы, 15 ил.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является уменьшение числа контрольных разрядов. Устройство содержит исходную схему, четыре группы элементов И, группу элементов ИЛИ, кодирующее устройство, схему свертки, регистр, схему синдрома ошибки, схему проверок, три дешифратора, корректор. 3 табл., 1 ил., 1 прилож.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит запоминающее устройство, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, элемент НЕ, дешифратор, блок инверсии, схему проверки на четность, корректор. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит запоминающее устройство, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, элемент НЕ, блок инверсии, дешифратор, схему проверки на четность, корректор. 1 ил., 1 табл., 1 прилож.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит исходную схему, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, элемент НЕ, дешифратор, корректор. 1 ил., 1 приложение, 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит запоминающее устройство, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, блок инверсии, дешифратор, корректор. 1 табл., 1 ил., 1 приложение.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит исходную схему, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, элемент НЕ, дешифратор, схему проверки на четность, корректор. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит запоминающее устройство, четыре группы элементов И, элемент И, группу элементов ИЛИ, семь элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, элемент НЕ, дешифратор, блок инверсии, схему проверки на четность, корректор. 1 ил., 1 прилож., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит исходную схему, четыре группы элементов И, группу элементов ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, схему проверок, три дешифратора, корректор. 1 ил., 1 прилож., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации. Техническим результатом является повышение достоверности функционирования устройства. Устройство содержит исходную схему, три группы элементов И, элемент И, группу элементов ИЛИ, элемент ИЛИ, кодирующее устройство, регистр, схему синдрома ошибки, схему проверок, три дешифратора. 2 табл., 1 ил.

Заявлен носитель записи для хранения информации о записи/воспроизведении в реальном масштабе времени. Информация о записи/воспроизведении в реальном масштабе времени, обеспечивающая запись/воспроизведение в реальном масштабе времени, сохраняется в области информации управления файлами, в каждом файле реального времени, или в отдельном файле, и файлу назначают атрибуты записи/воспроизведения в реальном масштабе времени. Таким образом, файлы, записанные в реальном масштабе времени, можно воспроизводить без прерывания. 4 н. и 30 з.п. ф-лы, 14 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью получения результатов. Технический результат заключается в повышении достоверности получения результатов с возможностью поразрядного контроля и равномерного распределения энергии по разрядам в процессе работы. Устройство содержит накопитель, блок контроля данных, группу дешифраторов, коммутатор, группу шифраторов. Способ описывает работу указанного устройства. 2 н.п.ф-лы, 1 ил.