Устройства для выборки адресов из цифрового запоминающего устройства – G11C 8/00

Изобретение относится к вычислительной технике. Технический результат заключается в снижении потребляемой мощности. Полупроводниковое устройство памяти с двойным напряжением, содержащее множество формирователей записи, принимающих входные сигналы данных низкого напряжения; множество разрядных шин, соединенных с множеством формирователей записи, причем множество формирователей записи сконфигурировано с возможностью записи входных сигналов данных низкого напряжения во множество разрядных шин в ответ на прием входных сигналов данных низкого напряжения; схему отслеживания синхронизации, сконфигурированную с возможностью обеспечения задержки сигнала числовой шины высокого напряжения в соответствии со временем, связанным с множеством формирователей записи, записывающих входные сигналы данных низкого напряжения; и множество ячеек памяти, реагирующих на сигнал числовой шины высокого напряжения и на множество формирователей записи, записывающих входные сигналы данных низкого напряжения. 8 н. и 22 з.п. ф-лы, 6 ил.

Изобретение относится к системам и способам снижения энергопотребления в памяти, а более конкретно к ограничению энергопотребления числовых шин в банке памяти. Техническим результатом является снижение утечки тока в запоминающих устройствах. Для достижения технического результата электронное устройство для снижения энергопотребления в запоминающем устройстве содержит память, включающую в себя множество числовых шин. Причем память включает в себя множество банков памяти, причем каждый из множества банков памяти включает в себя пару под-банков, причем пара под-банков совместно использует предварительно декодированные данные. Электронное устройство также включает множество формирователей числовых шин, подключенных к памяти, причем каждый формирователь числовой шины ассоциативно связан с числовой шиной из множества числовых шин памяти. При этом питание в каждом из множества формирователей числовых шин отключено в состоянии по умолчанию, за исключением периода обращения к числовой шине. Кроме того, электронное устройство включает декодер, подключенный к множеству формирователей числовых шин, чтобы принимать запрос на обращение к памяти и чтобы декодировать запрос на обращение к памяти для определения адреса, ассоциативно связанного с запросом на обращение к памяти. При этом декодер запитывает выбранный формирователь числовой шины, но не другие формирователи числовой шины из множества формирователей числовых шин, в ответ на запрос на обращение к памяти. 4 н. и 7 з.п. ф-лы, 9 ил., 3 табл.

Изобретение относится к способу, направленному на ослабление мешающих напряжений, возникающих в устройстве хранения данных, имеющем пассивную матричную адресацию. Техническим результатом является повышение быстродействия. В данном способе подача электрических потенциалов осуществляется координированным во времени образом, соответствующим протоколу подачи импульсов. При выполнении операции адресации ячейка памяти настраивается на первое поляризационное состояние путем подачи на нее первого активного импульса напряжения. Затем, в зависимости от используемого протокола, подается второй импульс напряжения, который может быть вторым активным импульсом напряжения с полярностью, противоположной полярности первого импульса. Данный импульс напряжения используется для переключения ячейки во второе поляризационное состояние. Ячейки устройства сконфигурированы в два или более электрически разделенных сегментов таким образом, что каждый сегмент соответствует отдельному пространству физических адресов. При осуществлении операции адресации данные направляют в сегмент, который выбирают на основе информации о предыдущих и/или планируемых подачах активных импульсов напряжения в сегменты. 35 з.п. ф-лы, 35 ил.

Изобретение относится к устройству считывания заряда и к энергонезависимому запоминающему устройству с пассивной матричной адресацией. Техническим результатом является улучшение сбалансированности по заряду, контроль выходного сигнала и обеспечение автоматического смещения в синфазном режиме, автоматическая коррекция смещения нулевого уровня. Устройство считывания заряда содержит два опорных средства по заряду, два псевдодифференциальных опорных считывающих усилителя (RSA1; RSA2) и псевдодифференциальный считывающий усилитель (SA). Другой вариант этого устройства предназначен для считывания зарядов с множества средств (701) хранения заряда и содержит, по меньшей мере, две пары опорных средств по заряду, два псевдодифференциальных опорных считывающих усилителя (RSA1; RSA2) и, по меньшей мере, два псевдодифференциальных считывающих усилителя (SA). Энергонезависимое запоминающее устройство с пассивной матричной адресацией содержит электрически поляризуемый диэлектрический запоминающий материал, обладающий гистерезисом, и описанную выше систему считывающих усилителей. 3 н. и 17 з.п. ф-лы, 10 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих тактируемых запоминающих устройств большой емкости. Технический результат заключается в повышении надежности и уменьшении массогабаритных показателей. Дешифратор содержит полевые транзисторы первого и второго типа проводимости (8-19), нулевой прямой (1), нулевой инверсный (2) и первый, второй,..., n-ый (3) адресные входы, вход выбора режима (4), выводы питания первого (5) и второго (6) уровня напряжения, блок параллельно включенных n транзисторов (7) с каналом первого типа, затворы которых соединены с соответствующими n-ми входами (3), первый выходной буферный элемент (20), выход которого является первым выходом (21) дешифратора, второй выходной буферный элемент (22), выход которого является вторым выходом (23) дешифратора. 1 ил.