Устройства для выборки адресов из цифрового запоминающего устройства: .схемы управления числовой шиной, например драйверы, бустеры, схемы срабатывания, схемы сброса, схемы предварительного заряда для числовых шин – G11C 8/08
Патенты в данной категории
СХЕМА ДВОЙНОГО ПИТАНИЯ В СХЕМЕ ПАМЯТИ
Изобретение относится к вычислительной технике. Технический результат заключается в снижении потребляемой мощности. Полупроводниковое устройство памяти с двойным напряжением, содержащее множество формирователей записи, принимающих входные сигналы данных низкого напряжения; множество разрядных шин, соединенных с множеством формирователей записи, причем множество формирователей записи сконфигурировано с возможностью записи входных сигналов данных низкого напряжения во множество разрядных шин в ответ на прием входных сигналов данных низкого напряжения; схему отслеживания синхронизации, сконфигурированную с возможностью обеспечения задержки сигнала числовой шины высокого напряжения в соответствии со временем, связанным с множеством формирователей записи, записывающих входные сигналы данных низкого напряжения; и множество ячеек памяти, реагирующих на сигнал числовой шины высокого напряжения и на множество формирователей записи, записывающих входные сигналы данных низкого напряжения. 8 н. и 22 з.п. ф-лы, 6 ил. |
2480850 патент выдан: опубликован: 27.04.2013 |
|
СИСТЕМА И СПОСОБ ДЛЯ МАЛОМОЩНОЙ ЛОГИКИ ЧИСЛОВОЙ ШИНЫ В ПАМЯТИ
Изобретение относится к системам и способам снижения энергопотребления в памяти, а более конкретно к ограничению энергопотребления числовых шин в банке памяти. Техническим результатом является снижение утечки тока в запоминающих устройствах. Для достижения технического результата электронное устройство для снижения энергопотребления в запоминающем устройстве содержит память, включающую в себя множество числовых шин. Причем память включает в себя множество банков памяти, причем каждый из множества банков памяти включает в себя пару под-банков, причем пара под-банков совместно использует предварительно декодированные данные. Электронное устройство также включает множество формирователей числовых шин, подключенных к памяти, причем каждый формирователь числовой шины ассоциативно связан с числовой шиной из множества числовых шин памяти. При этом питание в каждом из множества формирователей числовых шин отключено в состоянии по умолчанию, за исключением периода обращения к числовой шине. Кроме того, электронное устройство включает декодер, подключенный к множеству формирователей числовых шин, чтобы принимать запрос на обращение к памяти и чтобы декодировать запрос на обращение к памяти для определения адреса, ассоциативно связанного с запросом на обращение к памяти. При этом декодер запитывает выбранный формирователь числовой шины, но не другие формирователи числовой шины из множества формирователей числовых шин, в ответ на запрос на обращение к памяти. 4 н. и 7 з.п. ф-лы, 9 ил., 3 табл. |
2424586 патент выдан: опубликован: 20.07.2011 |
|