Логические схемы, т.е. устройства, имеющие не менее двух входов, работающих на один выход: ....синхронные схемы, т.е. использующие временные сигналы – H03K 19/096

Изобретение относится к цифровым логическим схемам и, в частности, к конструкциям схем, работающим по принципу домино. Техническим результатом изобретения является уменьшение возможности вывода ошибочных статических логических сигналов из схемы преобразователя из динамической в статическую логику и упрощение схемы преобразователя. Технический результат достигается благодаря тому, что схема преобразователя из динамической в статическую логику включает динамическую логическую схему и схему-защелку. Схема-защелка использует задержанный тактовый сигнал для того, чтобы захватывать динамический логический сигнал для преобразования в статический логический сигнал, при этом уменьшается возможность появления ошибочных статических логических сигналов на выходе схемы-защелки в течение времени, в котором динамические логические сигналы могут быть неопределенными. Кроме того, использование в схеме ограничивающего ток транзистора, связанного с динамической логической схемой и со схемой-защелкой, одновременно упрощает преобразование и уменьшает возможность вывода ошибочных статических логических сигналов. 4 н. и 14 з.п. ф-лы, 5 ил.

Изобретение относится к вычислительной технике и может использоваться в МДП интегральных схемах для арифметических и логических устройств. Технический результат заключается в уменьшении потребляемой мощности. Устройство содержит R-S триггер (1), предзарядовые транзисторы (Т) (4) и (5) р-типа, тактовый Т (6) n-типа, проходные Т (7) и (8) n-типа и логический блок (9), содержащий прямые и инверсные ключевые цепи на Т (10-15) n-типа. Затворы предзарядовых Т (4, 5) и тактового Т (6) подключены к тактовой шине (16). Первые выводы прямых и инверсных ключевых цепей через тактовый Т (6) соединены с общей шиной (17). Вторые выводы прямых и инверсных ключевых цепей подключены соответственно к прямому (18) и инверсному (19) выходам блока (9). Первые входы элементов 2И-НЕ (2, 3) являются входами обратной связи R-S триггера (1) и одновременно выходами (20, 21) устройства. Вторые входы (22, 24) через одноименные предзарядовые Т (4) или (5) соединены с шиной питания (23), а через одноименные проходные Т (7) или (8) - соответственно с прямым (18) или инверсным (19) выходами блока (9). Затворы проходных Т (7) и (8) подключены к выходам (21) и (20) устройства. На входы 25-28 подаются парафазные сигналы переменных так, что только одна ключевая цепь логического блока (9) является замкнутой. 1 ил.