Логические схемы, т.е. устройства, имеющие не менее двух входов, работающих на один выход: .отличающиеся по реализуемой логической операции, например схемы "И", "ИЛИ", "НЕ-ИЛИ", "НЕ" – H03K 19/20

Изобретение относится к области вычислительной техники и может быть использовано для реализации каскадных логических устройств конвейерного типа. Техническим результатом является уменьшение потребляемой мощности. Тактируемый логический элемент И-ИЛИ содержит предзарядовый транзистор 1 p-типа, тактовый транзистор 2 n-типа, тактовый транзистор 3 p-типа, логический транзистор 4 p-типа и логический блок 5, содержащий ключевые цепи 6-7, включенные параллельно между выходом 8 логического блока 5 и тактовой шиной 9. Каждая ключевая цепь состоит из последовательно соединенных транзисторов n-типа, затворы которых подключены к логическим входам 10 элемента. 1 ил.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных системах автоматического управления, передачи информации. Техническим результатом является повышение быстродействия и создание элементной базы вычислительных устройств, работающих на принципах многозначной линейной алгебры. Устройство содержит входные коммутаторы кванта тока I₀ , управляемые источниками входных логических напряжений, токовые зеркала, входы которых соединены с соответствующими токовыми выходами входных коммутаторов квантов тока I₀, источник опорного тока, каскад экстракции выходного логического токового сигнала устройства. 7 з.п. ф-лы, 12 ил.

Изобретение относится к области вычислительной техники, автоматики и может быть использовано в различных цифровых структурах и системах автоматического управления, передачи информации. Техническим результатом является повышение быстродействия и создание элементной базы вычислительных устройств, работающих на принципах многозначной линейной алгебры. Устройство содержит входные логические источники тока, токовые зеркала, шины источника питания. 10 ил.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации. Техническим результатом является повышение быстродействия и создание элементной базы вычислительных устройств, работающих на принципах многозначной линейной алгебры. Устройство содержит источники входных логических сигналов, коммутаторы квантов тока I₀, согласованные с первой шиной источника питания, токовые зеркала, вторая шина источника питания. 12 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является расширение функциональных возможностей адресного идентификатора за счет обеспечения выполнения адресной идентификации минимального, медианного или максимального из трех входных аналоговых сигналов. Устройство содержит три компаратора, пять переключателей, пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил., 1 табл.

Изобретение Троичный К - МОП - С Логический элемент «НЕ» относится к полупроводниковым интегральным схемам К-МОП типа. Техническим результатом является повышение информационной емкости логического элемента-инвертора. Поставленные цели достигаются за счет применения новой электрической схемы, в которой используются дополнительные конденсаторы на функционально-интегрированных МОП структурах, образованные стоковыми областями МОП транзисторов и дополнительными затворными областями. Такая схема позволяет обеспечить три уровня логического сигнала и реализовать троичную логику при сохранении тех же топологических размеров, что и в двоичной логике. 2 н.п. ф-лы, 1 табл., 14 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении информационной емкости логических элементов. Электрическая схема троичного К-МОП-С логического элемента «ИЛИ-НЕ», содержащая первую и вторую входные и выходную шины, общую шину и шину питания, первый и второй n-МОП транзисторы и первый и второй р-МОП транзисторы, причем затворы первых n-МОП и р-МОП транзисторов подсоединены к первой входной шине, а затворы вторых n-МОП и р-МОП транзисторов подсоединены к второй входной шине, исток первого n-МОП транзистора подсоединен к общей шине, его сток - к истоку второго n-МОП транзистора, исток первого р-МОП транзистора подсоединен к шине питания, при этом электрическая схема содержит два дополнительных конденсатора, соединенных соответственно, первый - со стоком второго n-МОП транзистора и выходной шиной, второй - со стоком второго р-МОП транзистора и выходной шиной, при этом исток второго р-МОП транзистора соединен со стоком первого р-МОП транзистора. 11 ил., 1 табл.

Дискретно-аналоговое устройство относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. Технический результат заключается в улучшении точности оценки за счет вычислений с использованием как дискретных, так и аналоговых величин. Устройство содержит семь аналоговых перемножителей, пять аналоговых сумматоров, семь аналоговых вычитателей. Аналоговые значения (единица или ноль) либо дискретные значения (с уровнем логической единицы или нуля) поступают параллельно на три информационных входа. 1 ил., 5 табл.

Изобретение относится к области вычислительной техники и может быть использовано для реализации КМДП логических устройств конвейерного типа. Достигаемый технический результат - повышение быстродействия устройства. Тактируемый многовходовый элемент И содержит элемент И-НЕ (1), инвертирующий элемент (2), тактовый транзистор n-типа (3), тактовый транзистор p-типа (4), транзистор обратной связи n-типа (5) и транзистор обратной связи p-типа (6). Элемент И-НЕ (1) содержит предзарядовый транзистор p-типа (7), ключевую цепь (8) и дополнительную ключевую цепь (9). Инвертирующий элемент (2) содержит логический транзистор p-типа (10) и предзарядовый транзистор n-типа (11). Ключевые цепи (8) и (9) выполнены на последовательно соединенных транзисторах n-типа, затворы которых являются входами устройства. 1 ил.

Изобретение относится к цифровой технике и может использоваться для выполнения логической функции инвертирования в троичных устройствах. Технический результат заключается в снижении статической потребляемой мощности за счет уменьшения величины статических токов до значений, обусловленных токами утечки МОП транзисторов. Троичный инвертор состоит из инвертирующих цепей (1)-(4), триггерных цепей (5) и (6), комплементарных ключей (7)-(10) на основе МОП транзисторов. Входом являются входы цепей (1) и (2). Каждая инвертирующая цепь содержит комплементарные пары транзисторов, затворы и стоки которых попарно соединены. Каждая триггерная цепь состоит из двух компонентов на основе комплементарной пары транзисторов. Инвертирующие цепи, триггерные цепи и комплементарные ключи соединены так, как указано в формуле изобретения. При заданном логическом состоянии на входе обеспечивается замыкание ключей так, что напряжение на выходе соответствует требуемому значению троичного кода. При любом логическом состоянии на выходе невозможно протекание сквозного статического тока за счет наличия транзисторов в режиме отсечки. 5 ил., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. Техническим результатом является расширение функциональных возможностей устройства. Устройство содержит аналоговые вычитатели, аналоговые перемножители и аналоговый сумматор. 4 табл., 1 ил.

Универсальный мостовой инвертирующий сумматор (УМИС) предназначен для использования как в аналоговой, так и в цифровой электронике, вычислительной технике. УМИС содержит подключенные входными электродами к шинам положительного и отрицательного питания УМИС соответственно первое (1) и второе (2) токовые зеркала (ТЗ), причем ТЗ (2) выполнено комплементарно к ТЗ (1), и выходные комплементарные транзисторы (Т) (5-8), которые последовательно включены между шинами положительного и отрицательного питания УМИС. Точки соединения Т (7, 8) и Т (5, 6) подключены к предварительным выходам (14, 13) УМИС. Между ТЗ (1) и ТЗ (2) последовательно включены третье (3) и четвертое (4) ТЗ, выполненные комплементарно соответственно к ТЗ (1) и ТЗ (2). Точки соединения соответствующих входных электродов ТЗ (3) и ТЗ (4) подключены к соответствующим входам УМИС, а точки соединения соответствующих выходных электродов соответственно ТЗ (1, 3) и ТЗ (2, 4) подключены соответственно к управляющим электродам выходных комплементарных Т (5-6). Каждое ТЗ содержит одинаковое количество входных и выходных электродов. Между соответствующими выходными электродами ТЗ и предварительными выходами УМИС включены резисторы (24, 25), а предварительные выходы объединены в общий выход УМИС через резисторы (27, 28). Технический результат заключается в создании аналого-цифровых электронно-вычислительных машин с элементами искусственного интеллекта. 1 з.п. ф-лы, 1 табл., 2 ил.

Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах при реализации логических устройств. Устройство содержит элемент И-НЕ (1), инвертирующий элемент (ИЭ) (2), тактовые транзисторы (Т) (3) и (4) соответственно n-типа и р-типа, дополнительный Т (5) n-типа. Элемент И-НЕ (1) содержит предзарядовый Т (6) р-типа и ключевую цепь (7), выполненную на последовательно соединенных Т n-тина, затворы которых подключены к входам (8) устройства. Предзарядовый Т (6) включен между шиной питания (9) и выходом (10) элемента И-НЕ (1). Первый вывод (11) ключевой цепи (7) элемента И-НЕ (1) соединен с выходом (10) элемента И-НЕ (1), а второй вывод (12) через тактовый Т (3) соединен с нулевой шиной (13), тактовый Т (4) включен между шиной питания (9) и вторым выводом (12) ключевой цепи (7). Затворы тактовых Т (3, 4) и предзарядового Т (6) подключены к тактовой шине (14). ИЭ (2) содержит логический Т (15) р-типа, включенный между шиной питания (9) и выходом (16), и предзарядовый Т (17) n-типа, включенный между выходом устройства и нулевой шиной, затворы Т (15, 17) ИЭ (2) подключены соответственно к выходу (10) и к второму выводу (12) ключевой цепи (7). Дополнительный Т (5), затвор которого соединен с выходом (16) устройства, включен между выходом (10) устройства и вторым выводом (12) ключевой цепи (7). Технический результат - повышение быстродействия устройства. 1 ил.

Изобретение относится к вычислительной технике для реализации логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. Технический результат заключается в улучшении точности оценки. Устройство содержит аналоговые вычитатели (1.1, 1.2), аналоговые перемножители (2.1, 2.2, 2.3). Аналоговые значения (единица или ноль) либо дискретные значения (с уровнем логической единицы или нуля) поступают параллельно на первый (А'), второй (В'), третий (С') и четвертый (D') информационные входы. Дополнительный информационный вход устройства «1» предназначен для подачи сигнала «1», из которого вычитается значение сигнала, поступающего на третий информационный вход (С). 1 ил., 3 табл.

Изобретение относится к области вычислительной техники и интегральной электроники. Технический результат заключается в повышении быстродействия. В интегральном логическом элементе (ИЛЭ) «НЕ» на основе туннельного эффекта с парафазными выходами осуществляется использование эффекта туннелирования носителей заряда (НЗ) между областями первого и первого дополнительного каналов (К), разделенных AlGaAs-областью первого туннельного барьера (ТБ), и между областями второго и второго дополнительного К, разделенных AlGaAs-областью второго ТБ, а также использование двух входных шин и дополнительных областей питания, нулевого потенциала, спейсеров и дополнительных AlGaAs-областей первого и второго типов проводимости. Это обеспечивает переключение ИЛЭ из состояния логического нуля в состояние логической единицы и наоборот под воздействием управляющих входных напряжений в течение времени, определяемого инерционностью процессов дрейфа и туннелирования НЗ через AlGaAs-области первого и второго ТБ и не зависящее от времени пролета НЗ GaAs-областей К, поскольку суммарное число НЗ в К, разделенных областями ТБ в процессе переключения ИЛЭ, остается практически неизменным. 4 ил.

Изобретение относится к автоматике и вычислительной технике. Технический результат заключается в упрощении инвертора троичной логики. Устройство "Отрицание" (фиг.2) содержит последовательно соединенные между шинами источников положительного (2) и отрицательного (3) напряжений питания логические элементы (ЛЭ) (9, 10) двоичной логики - инверторы (ЛЭ - "НЕ"), входы которых соединены с входной шиной (4), а выходы - соответственно с первой (5) и второй (6) выходными шинами. Упрощение достигается тем, что точка соединения выводов питания обоих ЛЭ (9, 10) подключена к общей шине, поэтому по напряжениям на двух выходных шинах (5, 6) можно судить о трех потенциальных значениях входного троичного сигнала. 2 н. и 1 з.п. ф-лы, 5 ил., 7 табл.

Изобретение относится к вычислительной технике. Техническим результатом является расширение функциональных возможностей за счет реализации логических и арифметических операций с дискретными и аналоговыми значениями. Устройство содержит четыре информационных входа, информационный выход, дополнительный информационный вход, четыре аналоговых вычитателя, семь аналоговых перемножителей, аналоговый сумматор. 1 ил., 4 табл.

Изобретение относится к автоматике и вычислительной технике, обеспечивая функцию троичной логики. Технический результат заключается в повышении производительности устройств, унифицированных с микросхемами двоичной логики. Устройство «И» (фиг.3) содержит последовательно соединенные между шинами источников положительного (2) и отрицательного (3) напряжений питания логические элементы (ЛЭ) «И-HE» (12) двоичной логики и ЛЭ «ИЛИ-НЕ» (13), выполненные по КМОП-технологии, входы которых соединены с входными шинами (4, 5), а выходы (15, 16) - соответственно с первым и вторым входами элемента объединения (14), выход которого соединен с нагрузкой (7). Точка соединения выводов питания обоих ЛЭ (12, 13) подключена к общей шине (1). 2 з.п. ф-лы, 4 ил., 8 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является упрощение структуры за счет уменьшения количества информационных входов в n раз при сохранении функциональных возможностей прототипа. Указанный результат достигается за счет того, что логический вычислитель для реализации n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, содержит (n-1) элементов И, (n-1) элементов ИЛИ и (n-1) D-триггеров. 2 ил.

Изобретение относится к области вычислительной техники и интегральной электроники, а более конкретно к интегральным логическим элементам СБИС. Техническим результатом является сокращение занимаемой площади кристалла, повышение быстродействия и снижение энергии переключения. Устройство содержит полуизолирующую GaAs-подложку, входную металлическую шину, расположенную под ней и образующую с ней переход Шоттки первую AlGaAs-область второго типа проводимости, расположенную под ней первую AlGaAs-область спейсера собственной проводимости, расположенную под ней GaAs-область первого канала собственной проводимости, вторую AlGaAs-область второго типа проводимости, вторую AlGaAs-область спейсера собственной проводимости, выходную область второго типа проводимости, металлические шины выходную, питания, нулевого потенциала, области разделительного диэлектрика, AlGaAs-область туннельного барьера собственной проводимости, InGaAs-область второго канала собственной проводимости, AlGaAs-область второго барьера собственной проводимости, область питания второго типа проводимости с поперечным сечением в виде символа L, область нулевого потенциала второго типа проводимости с поперечным сечением в виде символа Г, при этом GaAs-область первого канала собственной проводимости и InGaAs-область второго канала собственной проводимости имеют вертикальное взаимное расположение. 3 ил.