способ изготовления тонкопленочного транзистора

Классы МПК:H01L21/336 с изолированным затвором
B82B3/00 Изготовление или обработка наноструктур
Автор(ы):, , ,
Патентообладатель(и):Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ) (RU)
Приоритеты:
подача заявки:
2012-11-19
публикация патента:

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления тонкопленочных транзисторов с пониженной плотностью дефектов. В способе изготовления тонкопленочного транзистора в качестве подложки используют сильнолегированные монокристаллические пластины кремния n+-типа проводимости, в качестве изолятора затвора используют слой слой диоксида кремния толщиной 110 нм, выращенный термическим окислением в сухом кислороде при 1000°C, после чего формируют пленку аморфного кремния толщиной 430 нм в ВЧ тлеющем разряде в силане при температуре подложки 250°C и имплантируют ионы фтора с энергией 25 кэВ и дозой 1014 -5·1015 см-2. После имплантации образцы отжигают в атмосфере азота при температуре 200-220°С в течение 60 минут, наносят пассивирующий слой оксида кремния толщиной 150 нм в плазме газовой смеси SiH4 и N2 O, а для создания тонкого n+ аморфного кремниевого слоя проводят имплантацию ионов фосфора энергией 30 кэВ и дозой 1016 см-2. Техническим результатом изобретения является снижение плотности дефектов, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных. 1 табл.

Формула изобретения

Способ изготовления тонкопленочного транзистора, включающий формирование электродов затвора, контактов истока и стока, изолирование затвора слоем диоксида кремния, отличающийся тем, что в качестве подложки используют сильнолегированные монокристаллические пластины кремния n+-типа, затем выращенный термическим окислением в сухом кислороде при 1000°С слой диоксида кремния толщиной 110 нм используют в качестве изолятора затвора, в последующем формируют пленки аморфного кремния толщиной 430 нм в ВЧ тлеющем разряде в силане при температуре подложки 250°С и имплантируют ионы фтора с энергией 25 кэВ и дозой 1014-5·10 15 см-2 после имплантации образцы отжигают в атмосфере азота при температуре 200-220°С в течение 60 мин, пассивирующий слой оксида кремния толщиной 150 нм наносят в плазме газовой смеси SiH4 и N2O при температуре 250°С в соотношении газовых потоков 15:85, затем для создания тонкого n+способ изготовления тонкопленочного транзистора, патент № 2522930 аморфного кремниевого слоя проводят имплантацию ионов фосфора энергией 30 кэВ и дозой 1016 см -2.

Описание изобретения к патенту

Изобретения относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления тонкопленочных транзисторов с пониженной плотностью дефектов.

Известен способ изготовления тонкопленочного транзистора [Заявка 1276765 Япония, МКИ H01L 29/78] путем создания на стеклянной подложке квантово- размерной гетероструктуры Si/Ge/Si, которая покрывается изолирующим слоем. Боковые части структуры легируются фосфором для снижения последовательного сопротивления, а затвор из поликристаллического n-слоя кремния изолируется слоем диоксида кремния. В таких приборах из-за рассогласования кристаллических решеток образуются дефекты, которые ухудшают параметры полупроводниковых приборов.

Известен способ изготовления тонкопленочного транзистора [Заявка 225037 Япония, МКИ H01L 21/336] путем последовательного создания на диэлектрической подложке, со сформированными на ней электродами затворов, слоя диэлектрика затвора из нитрида кремния, слоя аморфного кремния, а на участке электрода затвора поверх слоя аморфного кремния формируется область из нитрида кремния. Затем без нарушения вакуума осаждаются слой аморфного кремния 100 нм и слой кремния толщиной 30 нм, легированный фосфором. Электроды истока и стока формируются путем удаления части слоев кремния.

Недостатками этого способа являются:

- повышенная плотность дефектов в структурах;

- низкая технологичность;

- образование механических напряжений.

Задача, решаемая изобретением: снижение плотности дефектов в полупроводниковых приборах, обеспечение технологичности, улучшение параметров приборов, повышения качества и увеличения процента выхода годных.

Задача решается путем формирования аморфной пленки кремния толщиной 430 нм в ВЧ тлеющем разряде в силане при температуре подложки 250°C и последующей имплантации ионов фтора с энергией 25 кэВ, дозой 1014-5·1015 см-2 и проведения отжига в атмосфере азота при температуре 200-220°C в течение 60 мин. Атомы фтора выступают в качестве междоузельных акцепторов, компенсируя n-примесь атомов фосфора в областях контактов и подавляет диффузию алюминия в процессе активационного отжига.

Технология способа состоит в следующем: при изготовлении тонкопленочного транзистора в качестве подложки использовали сильнолегированные монокристаллические пластины кремния n+-типа. Затем выращенный термическим окислением в сухом кислороде при 1000°C слой диоксида кремния толщиной 110 нм использовался в качестве изолятора затвора. В последующем формировали пленки аморфного кремния толщиной 430 нм в ВЧ тлеющем разряде в силане при температуре подложки 250°C и имплантировали ионы фтора с энергией 25 кэВ, дозой 1014-5·1015 см-2 . После имплантации образцы отжигались в атмосфере азота при температуре 200-220°C в течение 60 мин, а пассивирующий слой оксида кремния толщиной 150 нм наносили в плазме газовой смеси SiH4 и N2O при температуре 250°C в соотношении газовых потоков 15:85. В этом слое вытравливались окна для контактов истока и стока. Затем для создания тонкого n+ аморфного кремниевого слоя проводилась имплантация ионов фосфора энергией 30 кэВ и дозой 1016 см -2, пластины металлизировались алюминием и на них формировались контакты с использованием фотолитографии. Для формирования омических контактов проводили после имплантационный отжиг при температуре 200°C в течение 30 мин.

По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы. Результаты обработки представлены в таблице.

Параметры п/п структур, изготовленных по стандартной технологии Параметры п/п структур, изготовленных по предлагаемой технологии
Дрейфовая подвижность, см2 /В·сплотность дефектов, см-2 Дрейфовая подвижность, см2 /В·сплотность дефектов, см-2
2,34,8·10 64,72,5·10 4
3,1 4,1·1066,0 2,2·104
4,5 2,8·106 8,81,1·104
2,74,5·10 65,32,7·10 4
4,2 3,0·1068,1 1,3·104
3,7 3,9·106 7,21,7·104
2,94,2·10 65,52,0·10 4
4,4 2,7·1068,3 1,2·104
3,8 3,7·106 7,51,8·104
2,44,7·10 64,62,4·10 4
4,1 3,1·1067,9 1,6·104
3,9 4,2·106 7,42,2·104
2,64,5·10 64,82,5·10 4
3,3 4,0·1066,5 1,9·104

Экспериментальные исследования показали, что выход годных приборов, на партии пластин сформированных в оптимальном режиме, увеличился на 17,8%.

Технический результат: снижение плотности дефектов, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной, и соответствовали требованиям.

Предлагаемый способ изготовления тонкопленочного транзистора путем формирования аморфной пленки кремния толщиной 430 нм в ВЧ тлеющем разряде в силане при температуре подложки 250°С с последующей имплантацией ионов фтора с энергией 25 кэВ, дозой 1014-5·1015 см-2 и проведения отжига в атмосфере азота при температуре 200-220°С в течение 60 мин позволяет повысить процент выхода годных приборов и улучшить их надежность.

Класс H01L21/336 с изолированным затвором

способ изготовления полупроводникового прибора -  патент 2522182 (10.07.2014)
способ изготовления тонкопленочного транзистора -  патент 2515334 (10.05.2014)
способ изготовления транзисторной свч ldmos структуры -  патент 2515124 (10.05.2014)
способ изготовления силового полупроводникового прибора -  патент 2510099 (20.03.2014)
полупроводниковое устройство и способ его изготовления -  патент 2503085 (27.12.2013)
способ изготовления свч ldmos транзисторов -  патент 2498448 (10.11.2013)
способ изготовления мдп нанотранзистора с локальным участком захороненного изолятора -  патент 2498447 (10.11.2013)
способ изготовления подложки со структурой тонкопленочных транзисторов -  патент 2491678 (27.08.2013)
мощный свч ldmos транзистор и способ его изготовления -  патент 2473150 (20.01.2013)
тонкопленочный транзистор, сдвиговый регистр, схема управления шиной сигналов развертки, дисплейное устройство и способ подстройки тонкопленочного транзистора -  патент 2471266 (27.12.2012)

Класс B82B3/00 Изготовление или обработка наноструктур

Наверх