способ изготовления полупроводникового прибора

Классы МПК:H01L21/336 с изолированным затвором
B82B3/00 Изготовление или обработка наноструктур
Автор(ы):, ,
Патентообладатель(и):Государственное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (RU)
Приоритеты:
подача заявки:
2011-05-03
публикация патента:

Использование: в технологии производства полупроводниковых приборов. Технический результат изобретения - снижение токов утечек, обеспечивающее технологичность, улучшение параметров, повышение качества и увеличение процента выхода годных. Сущность изобретения: в способе изготовления полупроводникового прибора, включающем формирование подзатворного диэлектрика, электродов затвора, стока, истока и рабочих областей полупроводникового прибора, между слоем аморфного кремния и пленкой диэлектрического материала, используемой для изоляции затвора, создают пленку аморфного нитрида кремния толщиной 45-55 нм при температуре 230-370°C со скоростью роста 100 нм/мин. 1 табл.

Формула изобретения

Способ изготовления полупроводникового прибора, включающий формирование подзатворного диэлектрика, электродов затвора, стока, истока и рабочих областей полупроводникового прибора, отличающийся тем, что между слоем аморфного кремния и пленкой диэлектрического материала, используемой для изоляции затвора, создают пленку аморфного нитрида кремния толщиной 45-55 нм при температуре 230-370°C со скоростью роста 100 нм/мин.

Описание изобретения к патенту

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления тонкопленочных полупроводниковых приборов с пониженными токами утечек.

Известен способ изготовления тонкопленочного транзистора [Заявка 1276765 Япония, МКИ H01L 29/78] путем создания квантово-размерных гетероструктур Si/Ge/Si и с последующим покрытием их изолирующим слоем, боковые части структуры которых легируются фосфором для снижения последовательного сопротивления, а затвор из поликристаллического n-кремниевого слоя изолируется слоем SiO2.

В таких полупроводниковых приборах из-за различия кристаллографических решеток кремния и германия образуются дефекты, которые ухудшают параметры полупроводниковых приборов.

Известен способ изготовления тонкопленочного транзистора [Пат. 4990977 США, МКИ H01L 29/78] путем последовательного формирования на подложке слоя электрода затвора, подзатворного диэлектрика, электрода истока, полупроводникового слоя, покрывающего диэлектрик и окружающего полоски истока и электрод стока. При этом канал тонкопленочного транзистора состоит из участка между полосками истока и диэлектриком, где ток течет параллельно поверхности подложки, и участка между полосками с линиями тока, перпендикулярными поверхности подложки.

Недостатками этого способа являются:

- повышенные токи утечки;

- сложность технологического процесса;

- ухудшение параметров приборов.

Задача, решаемая изобретением: снижение токов утечек в полупроводниковых приборах, обеспечивающее технологичность, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.

Задача решается путем формирования аморфной пленки нитрида кремния толщиной 45-55 нм при температуре подложки 230-370°C, со скоростью роста 100 нм/мин между слоем аморфного кремния и пленкой диэлектрического материала, используемой для изоляции затвора.

Технология способа состоит в следующем: на стеклянной подложке последовательно выращивают нижнюю пленку аморфного нитрида кремния, используемую для изоляции затвора, толщиной 245-255 нм, верхнюю пленку аморфного нитрида кремния толщиной 45-55 нм при температуре подложки 230-370°C, со скоростью роста 100 нм/мин, методом парафазного химического осаждения, затем выращивают пленку аморфного кремния толщиной 280-320 нм и пленку аморфного n+ кремния толщиной 35-45 нм.

После формирования пленок n+ аморфного кремния и аморфного кремния с заданным рисунком производится напыление электродов стока и истока в виде пленок алюминия. Затем производится удаление пленки аморфного n+ кремния между стоком и истоком посредством плазменного травления в атмосфере CF 4.

Использование двух пленок аморфного нитрида кремния приводит к уменьшению токов утечек затвора за счет уменьшения плотности состояний на поверхности раздела аморфный кремний - аморфный нитрид кремния.

По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы. Результаты обработки представлены в табл.1.

Таблица 1.
Параметры п/п структур, изготовленных по стандартной технологии Параметры п/п структур, изготовленных по предлагаемой технологии
Подвижность, см2/B·с Ток утечки, А Iут·1011 Подвижность, см2/В·с Ток утечки, А Iут·1011
4716 840,2
45 1581 0,15
46 18 800,2
53 1495 0,13
52 11 920,10
57 1799 0,18
46 13 810,11
49 1286 0,1
44 19 800,2
49 1487 0,12
47 16 840,13
54 1297 0,11
50 10 880,1

Экспериментальные исследования показали, что выход годных полупроводниковых структур на партии, сформированных в оптимальном режиме, увеличился на 18,7%.

Технический результат: снижение токов утечек, обеспечение технологичности, улучшение параметров, повышение надежности и увеличение процента выхода годных приборов.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.

Класс H01L21/336 с изолированным затвором

способ изготовления тонкопленочного транзистора -  патент 2522930 (20.07.2014)
способ изготовления полупроводникового прибора -  патент 2522182 (10.07.2014)
способ изготовления тонкопленочного транзистора -  патент 2515334 (10.05.2014)
способ изготовления транзисторной свч ldmos структуры -  патент 2515124 (10.05.2014)
способ изготовления силового полупроводникового прибора -  патент 2510099 (20.03.2014)
полупроводниковое устройство и способ его изготовления -  патент 2503085 (27.12.2013)
способ изготовления свч ldmos транзисторов -  патент 2498448 (10.11.2013)
способ изготовления мдп нанотранзистора с локальным участком захороненного изолятора -  патент 2498447 (10.11.2013)
способ изготовления подложки со структурой тонкопленочных транзисторов -  патент 2491678 (27.08.2013)
мощный свч ldmos транзистор и способ его изготовления -  патент 2473150 (20.01.2013)

Класс B82B3/00 Изготовление или обработка наноструктур

Наверх